很多人在第一次打开 STM32F103 核心板原理图时卡住的并不是不认识芯片而是面对一整页密密麻麻的引脚和排针不知道从哪一根网络开始看。你可能会觉得既然核心板也叫“最小系统板”那原理图应该很简单但真打开一看光 MCU 周围就有一堆 VDD、VDDA、VSS、VSSA排针上还标着 PB0、PB1、PA9、PA10……这时候最需要的是一个顺序。我的判断是原理图分析最后要得到的不是“我把每一颗电容都记住了”而是一张电路地图。这张地图上只有几条主线电源从哪里来时钟从哪里起振复位在哪里程序从哪里下载外设从哪里引出。带着这张地图去看 STM32F103 核心板原理图你会发现绝大多数电路都是在回答同一个问题如何让这颗芯片稳定、方便、可靠地跑起来。1. 先建立“电路地图”核心板原理图分析到底在看什么1.1 核心板原理图和开发板原理图差在哪里市面上的开发板通常会把按键、LED、传感器、液晶接口、电机驱动、音频模块等全部画上去原理图密密麻麻一张页面往往装不下。而核心板更接近“最小系统”的概念把 STM32F103 能跑起来的最基本电路保留下来再把所有可用 GPIO 引到排针。所以你在核心板原理图上看到的往往是主控芯片、电源部分、复位按键、晶振、启动配置、调试接口、 USB 电路或串口转 USB 芯片、以及两边排针。看上去元器件不多但它已经足够完成以下任务上电后芯片能稳定运行支持下载和调试程序开发者能通过排针接出 GPIO、外设接口和电源。核心板原理图的“简单”只是表象。它把所有复杂问题压到了电源、时钟、复位、启动、调试这些基础模块里。如果这一层没看懂后面看开发板会更困难。1.2 不要从芯片引脚开始读先按四条主线找网络我见过很多初学者拿到原理图第一反应是从左上角的 MCU 开始一个引脚一个引脚往下看。这样很容易陷入两个问题一是芯片引脚太多看半天记不住二是看到了引脚却不清楚它为什么这样接。我更建议先把原理图拆成四层电源网络5V、3.3V、GND、VDD、VSS、VDDA、VSSA、VBAT最小系统三件套复位电路、时钟电路、启动模式配置下载与调试SWD、JTAG、串口 ISP外围引脚引出排针上哪些是电源哪些是 GPIO哪些是专用功能。这四层不是并列关系而是有先后顺序的。电源没通后面所有模块都不用看时钟不稳定程序可能跑飞复位不可靠下载都可能失败下载口接错写不进代码最后才轮到排针上的外设。一个很实用的做法是打开原理图后先用网络标号过滤一遍。EDA 工具里通常会提供“高亮网络”或“查找同类网络”的功能。你把 3.3V、GND、VDD 这些电源网络全部高亮先把主干线找出来再去看芯片每个电源引脚是否都接到了对应网络。这一步做完原理图在你眼里就不再是散乱的元件了。1.3 “最小系统”不是一个概念而是一条可验证的链路很多文章说核心板就是最小系统但“最小系统”到底包含什么往往解释得比较含糊。如果把它变成一个可验证的链路事情就清楚了供电正常 → 复位释放 → 时钟起振 → Boot 配置正确 → 调试接口连通 → 引脚引出可用这条链路里任何一环断了板子都跑不起来。所以原理图分析不是考试不是要你把每个引脚的复用功能背下来而是要能顺着这条链路指认哪里是供电入口哪里是晶振哪个引脚控制启动模式哪个网络接下载器。不要先盯着每颗电容的参数先把电源网络和地网络记住。对一个核心板来说电源和地就是城市的骨架。2. 最小系统骨架供电、复位、时钟、启动模式背后的设计逻辑2.1 供电链路从 USB 的 5V 到芯片的 3.3V绝大多数 STM32F103 核心板采用 USB 供电。USB 的 VBUS 一般是 5V而 STM32F103 的工作电压通常是 2.0V 到 3.6V所以板上一定会有稳压电路把 5V 降到 3.3V。在原理图上你大概率会看到一个 LDO例如常见的 AMS1117-3.3、ME6211、RT9193 等。型号可能不同但输入输出关系是一致的。输入侧接 5V输出侧接 3.3V 网络旁边还会放若干去耦电容。LDO 输出给谁决定了这块核心板的主要供电结构VDD 给芯片内部逻辑供电VDDA / VSSA 给内部模拟电路和 ADC 供电如果芯片有 VBAT 引脚通常单独接一个小电池或直接接到 3.3V板载 LED 指示灯也会接在某个电源网络上用来指示供电状态。为什么这些引脚要分开因为数字电路翻转时会产生噪声如果 ADC 的参考供电和数字供电完全搅在一起采样值就会抖动。所以很多 STM32F103 核心板虽然结构简单仍然会把 VDDA 单独接一个磁珠或电感再配合电容滤波。这不是玄学而是为了让模拟部分拿到更干净的电源。去耦电容是另一个容易被忽略的点。芯片每个电源引脚旁边放 100nF 电容已经是很常见的做法。这些电容的作用不是“储电”而是为高频电流提供一个低阻抗回路减小电源纹波对芯片的影响。在原理图上看到 VDD 和 VSS 之间并着多个 100nF不要觉得重复它们服务的对象不同位置也不同。2.2 复位电路低电平复位不是随便接一接STM32F103 的复位引脚 NRST 是低电平复位也就是引脚电压被拉低时芯片进入复位状态。核心板原理图上常见的复位电路是用一个电阻把 NRST 上拉到 3.3V再放一个按键到 GND按下去的时候引脚变低芯片复位。为什么 NRST 默认要高因为芯片正常工作时不希望复位引脚被复位键以外的噪声干扰。上拉电阻通常选 10kΩ 左右目的是确保不按键时引脚处于确定的高电平。旁边并联的电容则用来滤除高频干扰避免按键抖动造成反复复位。看原理图时要注意NRST 不是永远只接一个按键。有些核心板会把 NRST 引到调试排针上让外部调试器可以控制复位时序。这就解释了一个现象下载程序失败时有人会说是复位电路的问题。因为 SWD 下载过程中的复位时序如果被 RC 电路延迟太久调试器和芯片之间的握手就可能失败。遇到这种情况要先在原理图上确认 NRST 挂在哪些网络上再决定是不是要摘掉电容或调整参数。2.3 时钟电路为什么核心板上通常有一颗 8MHz 晶振STM32F103 要跑起来需要时钟源。芯片内部有 HSI RC 振荡器上电后可以先不依赖外部晶振工作但许多应用对精度要求更高所以核心板原理图上会保留外部高速晶振 HSE。常见的接法是一颗 8MHz 晶振接在 OSC_IN / OSC_OUT 引脚上晶振两端各接一只负载电容到地。很多核心板还会在这条路径上放置两个电阻用来限制振荡回路电流。负载电容不是随便选的它要和晶振规格书里的负载电容匹配再加上 PCB 上的寄生电容才能让晶振工作在正确的频点上。常见设计中负载电容可能在 10pF 到 22pF 之间具体值要按晶振型号计算。你从原理图上看到两个同样的电容不要只觉得它们是“标配”它们决定了晶振能不能稳定起振。如果板子上有 RTC 功能可能还会有一颗 32.768kHz 的晶振接在 PC14 / PC15 上。这颗晶振不是系统运行所必需的但如果没有它RTC 的走时精度会受影响。STM32F103 核心板体积有限很多低成本的板子干脆省略了它只保留 8MHz HSE这是成本和使用场景权衡的结果。2.4 启动模式BOOT0 和 BOOT1 不是给你“选系统”的STM32F103 的启动方式由 BOOT0 和 BOOT1 两个引脚决定。不同 Boot 模式对应不同的启动地址BOOT0BOOT1启动位置典型用途0任意主 Flash正常运行用户程序10系统存储器串口 ISP 下载11SRAM调试或特殊场景注意一个容易混淆的点BOOT1 在 STM32F103 上由 PB2 引脚承担所以很多核心板原理图上看到的不是叫 BOOT1而是叫 PB2 或 BOOT1/PB2。核心板通常会用一个跳线帽、拨码开关或 0Ω 电阻来配置 BOOT0。需要串口下载时把 BOOT0 拉高复位后进入系统存储器中的 bootloader下载完再把 BOOT0 拉低复位后从主 Flash 启动。这里最容易被忽略的是“复位”这个动作。即使 BOOT0 拉高了如果芯片不复位它仍然站在原来的运行逻辑里不会自动进入 bootloader。所以那些支持一键下载的核心板往往会在原理图上增加自动控制 BOOT0 和 NRST 的电路把这两个动作在时序上串起来。3. 下载与调试部分SWD、JTAG、串口 ISP 如何体现在原理图上3.1 为什么核心板上的调试口越来越倾向于 SWDSTM32F103 支持 JTAG 和 SWD 两种调试接口。JTAG 需要 TMS、TCK、TDI、TDO 等更多信号占用的 GPIO 数量也多而 SWD 在调试时只需要两根数据线加电源和地很多情况下连复位线都可以省。SWD 的两根信号线通常接在 PA13 和 PA14 上分别对应 SWDIO 和 SWCLK。原理图上如果画了 4Pin 或 5Pin 的调试排针一般就是引脚信号说明13.3V给调试器或目标板供电2SWDIOPA13数据输入输出3SWCLKPA14时钟4GND共地5RST可选接 NRSTSWD 之所以受欢迎不只是因为它线少。对于核心板这种以“引出最多 GPIO”为目标的板子少占一个引脚都是好事。六根 JTAG 信号线和四根 SWD 信号线相比省下来的引脚足够再接一个串口或一个按键。看原理图时要注意 SWDIO 和 SWCLK 上是否串联了电阻。有些板子会串 33Ω 或几十欧的电阻做阻抗匹配提高抗干扰能力。这个电阻不是越大越好太大了会限制信号边沿速率导致下载不稳定。3.2 串口 ISP一键下载电路的核心是控制 BOOT0 和 RST很多核心板会集成一颗 USB 转串口芯片常见的有 CH340G、CP2102、FT232 等。插上 USB 线后电脑看到的是一个串口而不是 STM32 的 USB 设备因为此时 STM32 的 PA9、PA10 接的是串口芯片的 TXD、RXD不是 USB 数据线。串口 ISP 下载的逻辑并不复杂先把 BOOT0 拉高让芯片复位后从系统存储器启动下载结束后再把 BOOT0 拉低复位一次让用户程序从主 Flash 启动。麻烦在于手动拨跳线太容易忘了复位。所以一键下载电路的做法通常是用 USB 转串口芯片的 DTR、RTS 或类似控制信号经过三极管或 MOS 管去控制 BOOT0 和 NRST 的电平。软件下载时下载工具会按照协议在这两个信号上生成特定时序自动完成“进入 bootloader → 下载 → 复位”的过程。看到原理图上不是直接把 BOOT0 接地或通过电阻接地而是有一段看似绕弯的控制电路不要觉得多余。它解决的是下载体验问题。反过来如果你用外部 ST-Link 下载BOOT0 通常不需要拉高保持低电平就行所以板上是否有 CH340G并不会影响 SWD 调试。3.3 下载失败时第一反应不是换线而是按顺序定位我把最常见的排查顺序固定成这样能省下很多无用功先看电源目标板 3.3V 是否正常调试器是否供电给目标板再看 SWD 接线SWDIO、SWCLK、GND 是否一一对应有没有接反确认复位网络NRST 是否被外部电路长期拉低检查 BOOT0 状态如果 BOOT0 被拉高且没有复位下载器可能连不上芯片最后检查软件侧驱动、调试器型号、IDE 里的芯片型号、目标电压设置。这个顺序的原则是先保证硬件链路完整再怀疑软件配置。很多初学者下载失败后第一件事是换 USB 线或者重装驱动结果问题出在 BOOT0 跳线帽插错位置这就把排查顺序弄反了。4. 扩展排针不是简单的引脚引出而是你的输入输出边界4.1 先分清 FT 引脚和普通引脚核心板两边排针上通常标注的都是引脚名比如 PA0、PA1、PB10、PC13。从原理图看这些引脚只是引到排针并没有告诉你它们能不能承受 5V。这个问题在实际项目里非常关键。外接传感器或逻辑模块时很多模块输出的是 5V 电平如果你的 STM32F103 引脚不支持 5V 容忍直接接上去就可能通过内部保护二极管往电源轨灌电流时间长了可能导致芯片损坏或电流异常。STM32F103 的数据手册里对支持 5V 容忍的引脚会标记 FT。这些 FT 引脚可以直接接收 5V 逻辑输入。但不是所有 GPIO 都有 FT 属性建议画原理图前就去查阅对应型号的数据手册把要外接 5V 信号的引脚提前列出来。数据手册里的 FT 标记才是判断 5V 耐压的唯一依据。不要只凭“F103 好像能接 5V”这种印象来设计电路。如果不能确定某引脚是否支持 FT稳妥的做法还是增加电平转换或者用电阻分压。核心板排针能引出引脚但不会替你解决电平匹配问题。4.2 USB、串口、PWMDMA 在原理图上怎么找核心板经常同时把 USB_DM、USB_DP 和 USART1 的 TX、RX 引出来。有些板子还会布置选择跳线让你决定 PA9、PA10 是接板载串口芯片还是留作普通 GPIO 使用。这是原理图上一个很重要的“边界”同一个引脚有多个复用功能但它物理上只能接到一路外部电路。如果你要用 USB CDC 功能就要找到 PA11 和 PA12。PA11 对应 USB_DMPA12 对应 USB_DP。从原理图上顺着 USB 座或排针网络找过去能看出这两根线是否直接连到 MCU中间有没有串电阻、ESD 保护器件或磁珠。如果你的板子没有 USB 座只有一排排针那 USB 信号能否稳定工作还取决于你外部接线的长度和触点质量。如果你要用 PWMDMA 输出需要关心的不是 DMA 引脚而是定时器通道对应的引脚。比如 PA1、PA3 这类引脚在 STM32F103 的定时器复用表里可能对应 TIM2 的通道。原理图上不会画 DMA因为 DMA 是芯片内部外设但原理图会告诉你这个定时器通道有没有被其他器件占用排针上是否预留了短接跳线信号路径是否需要经过电平转换。只有当软件里把 GPIO 复用成定时器通道、开启定时器、配置 DMA 请求后引脚上才可能出现你要的波形。原理图保证的是“引脚物理上能引出来”程序保证的是“这个引脚被正确激活”。4.3 ADC 输入引脚要注意参考地和采样信号完整性核心板排针上的 ADC 输入引脚原理图画起来很简单就是一个引脚连到排针。但如果你要做多路模拟采样要考虑的远不止“这个引脚能不能读”。模拟信号的地需要和数字地保持低噪声路径。STM32F103 有 VDDA、VSSA 等模拟电源引脚很多核心板会把 VSSA 和 VDD 的地在某个点单点连接避免数字电路开关噪声污染模拟采样。如果原理图上看到 VDDA 和 VDD 之间用了磁珠或专门滤波电路这是为模拟性能做的设计。如果你要测量电池电压或者外部电压通常不能直接把高电压接到 ADC 引脚而是要经过电阻分压。分压电阻的阻值会影响 ADC 输入阻抗匹配过大的阻值会导致采样值偏低。简单的判断方法是看原理图中信号路径上有没有串联大电阻如果有就要结合采样时间考虑误差。5. 把常见热搜问题放回原理图5V 耐压、掉电保存、PWM 占空比、低功耗5.1 GPIO 作为输入能不能承受 5V这个问题几乎每个做 STM32F103 的人都会遇到。答案是先看手册里的 FT 标记不要一概而论。你可能会看到网上有些人说“F103 的 GPIO 都支持 5V”这是因为 STM32F103 的很多引脚确实支持 5V 容忍但这不意味着所有引脚都支持。从原理图的角度看支持 FT 的引脚可以直接接 5V 逻辑非 FT 引脚如果输入电压超过 VDD 0.3V 左右内部保护二极管就可能导通电流会流到 VDD 或地轻则影响电平判断重则损坏引脚。所以在排针上外接 5V 模块前先做两件事查数据手册里的引脚定义确认该引脚是否是 FT看原理图这个引脚是否被板载上拉到了 3.3V如果上拉电阻接到了 3.3V输入 5V 高电平时会有额外电流。如果必须使用非 FT 引脚接收 5V 信号建议加一颗电平转换芯片或在信号线上串联几百欧电阻通过内部或外部钳位电路把电压限制在安全范围内。对核心板而言排针没有自动保护功能保护电路一般要放在外部模块一侧。5.2 掉电保存数据靠的不只是写 Flash 那行代码“STM32F103 掉电保存数据”也是一个热门关键词。进入掉电状态后主电源电压会从 3.3V 开始跌落芯片不会瞬间完全断电而是有一段不短的斜坡时间。如果能在电压跌落到复位阈值之前把关键数据写入非易失存储器就能达到掉电保存的目的。但这里有个容易被忽略的工程问题写 Flash 需要时间而且 Flash 有擦写寿命。如果你的程序每秒都在变化状态掉电瞬间不可能把所有状态都写完。更合理的做法是分层次设计实时性高、变化频繁的数据放在 SRAM 或备份寄存器中真正需要掉电保存的关键参数在检测到电压过低后只写最重要的几个字段硬件上预留检测点很多系统会用电阻分压把 VDD 引到 ADC 输入引脚程序定时采样电压一旦发现电压低于阈值立即进入保存流程。你可以在核心板原理图上找有没有这样的分压网络。如果板子上没有预留 VDD 检测点就需要外部接电阻分压到某个 ADC 引脚。另外掉电后给 MCU 供电的电容越大电压跌落越慢可用的保存时间就越长。所以掉电保存从来不是一句“调用写 Flash 函数”那么简单它需要在原理图阶段就考虑检测点、储能电容和写 Flash 策略。5.3 定时器 PWM 占空比为什么到不了 100%如果你在 STM32F103 上做 PWM 输出发现占空比到不了 100%不要急着怀疑原理图。先确认输出引脚有没有被复用成其他功能再检查定时器配置。从寄存器逻辑看PWM 占空比由比较值和自动重装值共同决定。若想输出接近 100% 的信号需要确认比较值、自动重装值以及输出极性还要检查是否开启了互补输出、死区、刹车功能。很多问题不是原理图错误而是软件配置把极性弄反了导致看起来“高电平只有一半”。如果原理图上有电机驱动、光耦、门电路或功率管问题还可能出现在后级。MCU 引脚上输出的是标准 3.3V PWM但经过光耦或驱动芯片后由于传播延迟和开关时间负载上看到的高电平宽度会和 MCU 引脚不同。这时候最有效的做法是用示波器分段测量先测 MCU 引脚再测驱动输出最后测负载两端看波形是在哪一级被压缩的。5.4 想跑停机模式或低功耗核心板不一定适合STM32F103 本身有睡眠模式、停机模式和待机模式降低功耗的方法并不难找。难的是整板功耗往往被外围电路拖高。普通核心板上有电源 LDO、电源指示灯、复位上拉电阻、调试接口上拉电阻这些都会产生静态电流。如果你要做电池供电的产品直接拿一块核心板来跑停机模式很可能发现芯片说我的停机电流只有几微安可整板测量却有几百微安甚至更高。看原理图时可以做一次“低功耗审计”板载 LDO 的自耗电是多少电源指示灯限流电阻有多大BOOT0 和 NRST 的上拉或下拉电阻是否一直在耗电调试接口信号是否有外部 STM32F103核心板原理图分析：从最小系统到下载调试与GPIO应用
很多人在第一次打开 STM32F103 核心板原理图时卡住的并不是不认识芯片而是面对一整页密密麻麻的引脚和排针不知道从哪一根网络开始看。你可能会觉得既然核心板也叫“最小系统板”那原理图应该很简单但真打开一看光 MCU 周围就有一堆 VDD、VDDA、VSS、VSSA排针上还标着 PB0、PB1、PA9、PA10……这时候最需要的是一个顺序。我的判断是原理图分析最后要得到的不是“我把每一颗电容都记住了”而是一张电路地图。这张地图上只有几条主线电源从哪里来时钟从哪里起振复位在哪里程序从哪里下载外设从哪里引出。带着这张地图去看 STM32F103 核心板原理图你会发现绝大多数电路都是在回答同一个问题如何让这颗芯片稳定、方便、可靠地跑起来。1. 先建立“电路地图”核心板原理图分析到底在看什么1.1 核心板原理图和开发板原理图差在哪里市面上的开发板通常会把按键、LED、传感器、液晶接口、电机驱动、音频模块等全部画上去原理图密密麻麻一张页面往往装不下。而核心板更接近“最小系统”的概念把 STM32F103 能跑起来的最基本电路保留下来再把所有可用 GPIO 引到排针。所以你在核心板原理图上看到的往往是主控芯片、电源部分、复位按键、晶振、启动配置、调试接口、 USB 电路或串口转 USB 芯片、以及两边排针。看上去元器件不多但它已经足够完成以下任务上电后芯片能稳定运行支持下载和调试程序开发者能通过排针接出 GPIO、外设接口和电源。核心板原理图的“简单”只是表象。它把所有复杂问题压到了电源、时钟、复位、启动、调试这些基础模块里。如果这一层没看懂后面看开发板会更困难。1.2 不要从芯片引脚开始读先按四条主线找网络我见过很多初学者拿到原理图第一反应是从左上角的 MCU 开始一个引脚一个引脚往下看。这样很容易陷入两个问题一是芯片引脚太多看半天记不住二是看到了引脚却不清楚它为什么这样接。我更建议先把原理图拆成四层电源网络5V、3.3V、GND、VDD、VSS、VDDA、VSSA、VBAT最小系统三件套复位电路、时钟电路、启动模式配置下载与调试SWD、JTAG、串口 ISP外围引脚引出排针上哪些是电源哪些是 GPIO哪些是专用功能。这四层不是并列关系而是有先后顺序的。电源没通后面所有模块都不用看时钟不稳定程序可能跑飞复位不可靠下载都可能失败下载口接错写不进代码最后才轮到排针上的外设。一个很实用的做法是打开原理图后先用网络标号过滤一遍。EDA 工具里通常会提供“高亮网络”或“查找同类网络”的功能。你把 3.3V、GND、VDD 这些电源网络全部高亮先把主干线找出来再去看芯片每个电源引脚是否都接到了对应网络。这一步做完原理图在你眼里就不再是散乱的元件了。1.3 “最小系统”不是一个概念而是一条可验证的链路很多文章说核心板就是最小系统但“最小系统”到底包含什么往往解释得比较含糊。如果把它变成一个可验证的链路事情就清楚了供电正常 → 复位释放 → 时钟起振 → Boot 配置正确 → 调试接口连通 → 引脚引出可用这条链路里任何一环断了板子都跑不起来。所以原理图分析不是考试不是要你把每个引脚的复用功能背下来而是要能顺着这条链路指认哪里是供电入口哪里是晶振哪个引脚控制启动模式哪个网络接下载器。不要先盯着每颗电容的参数先把电源网络和地网络记住。对一个核心板来说电源和地就是城市的骨架。2. 最小系统骨架供电、复位、时钟、启动模式背后的设计逻辑2.1 供电链路从 USB 的 5V 到芯片的 3.3V绝大多数 STM32F103 核心板采用 USB 供电。USB 的 VBUS 一般是 5V而 STM32F103 的工作电压通常是 2.0V 到 3.6V所以板上一定会有稳压电路把 5V 降到 3.3V。在原理图上你大概率会看到一个 LDO例如常见的 AMS1117-3.3、ME6211、RT9193 等。型号可能不同但输入输出关系是一致的。输入侧接 5V输出侧接 3.3V 网络旁边还会放若干去耦电容。LDO 输出给谁决定了这块核心板的主要供电结构VDD 给芯片内部逻辑供电VDDA / VSSA 给内部模拟电路和 ADC 供电如果芯片有 VBAT 引脚通常单独接一个小电池或直接接到 3.3V板载 LED 指示灯也会接在某个电源网络上用来指示供电状态。为什么这些引脚要分开因为数字电路翻转时会产生噪声如果 ADC 的参考供电和数字供电完全搅在一起采样值就会抖动。所以很多 STM32F103 核心板虽然结构简单仍然会把 VDDA 单独接一个磁珠或电感再配合电容滤波。这不是玄学而是为了让模拟部分拿到更干净的电源。去耦电容是另一个容易被忽略的点。芯片每个电源引脚旁边放 100nF 电容已经是很常见的做法。这些电容的作用不是“储电”而是为高频电流提供一个低阻抗回路减小电源纹波对芯片的影响。在原理图上看到 VDD 和 VSS 之间并着多个 100nF不要觉得重复它们服务的对象不同位置也不同。2.2 复位电路低电平复位不是随便接一接STM32F103 的复位引脚 NRST 是低电平复位也就是引脚电压被拉低时芯片进入复位状态。核心板原理图上常见的复位电路是用一个电阻把 NRST 上拉到 3.3V再放一个按键到 GND按下去的时候引脚变低芯片复位。为什么 NRST 默认要高因为芯片正常工作时不希望复位引脚被复位键以外的噪声干扰。上拉电阻通常选 10kΩ 左右目的是确保不按键时引脚处于确定的高电平。旁边并联的电容则用来滤除高频干扰避免按键抖动造成反复复位。看原理图时要注意NRST 不是永远只接一个按键。有些核心板会把 NRST 引到调试排针上让外部调试器可以控制复位时序。这就解释了一个现象下载程序失败时有人会说是复位电路的问题。因为 SWD 下载过程中的复位时序如果被 RC 电路延迟太久调试器和芯片之间的握手就可能失败。遇到这种情况要先在原理图上确认 NRST 挂在哪些网络上再决定是不是要摘掉电容或调整参数。2.3 时钟电路为什么核心板上通常有一颗 8MHz 晶振STM32F103 要跑起来需要时钟源。芯片内部有 HSI RC 振荡器上电后可以先不依赖外部晶振工作但许多应用对精度要求更高所以核心板原理图上会保留外部高速晶振 HSE。常见的接法是一颗 8MHz 晶振接在 OSC_IN / OSC_OUT 引脚上晶振两端各接一只负载电容到地。很多核心板还会在这条路径上放置两个电阻用来限制振荡回路电流。负载电容不是随便选的它要和晶振规格书里的负载电容匹配再加上 PCB 上的寄生电容才能让晶振工作在正确的频点上。常见设计中负载电容可能在 10pF 到 22pF 之间具体值要按晶振型号计算。你从原理图上看到两个同样的电容不要只觉得它们是“标配”它们决定了晶振能不能稳定起振。如果板子上有 RTC 功能可能还会有一颗 32.768kHz 的晶振接在 PC14 / PC15 上。这颗晶振不是系统运行所必需的但如果没有它RTC 的走时精度会受影响。STM32F103 核心板体积有限很多低成本的板子干脆省略了它只保留 8MHz HSE这是成本和使用场景权衡的结果。2.4 启动模式BOOT0 和 BOOT1 不是给你“选系统”的STM32F103 的启动方式由 BOOT0 和 BOOT1 两个引脚决定。不同 Boot 模式对应不同的启动地址BOOT0BOOT1启动位置典型用途0任意主 Flash正常运行用户程序10系统存储器串口 ISP 下载11SRAM调试或特殊场景注意一个容易混淆的点BOOT1 在 STM32F103 上由 PB2 引脚承担所以很多核心板原理图上看到的不是叫 BOOT1而是叫 PB2 或 BOOT1/PB2。核心板通常会用一个跳线帽、拨码开关或 0Ω 电阻来配置 BOOT0。需要串口下载时把 BOOT0 拉高复位后进入系统存储器中的 bootloader下载完再把 BOOT0 拉低复位后从主 Flash 启动。这里最容易被忽略的是“复位”这个动作。即使 BOOT0 拉高了如果芯片不复位它仍然站在原来的运行逻辑里不会自动进入 bootloader。所以那些支持一键下载的核心板往往会在原理图上增加自动控制 BOOT0 和 NRST 的电路把这两个动作在时序上串起来。3. 下载与调试部分SWD、JTAG、串口 ISP 如何体现在原理图上3.1 为什么核心板上的调试口越来越倾向于 SWDSTM32F103 支持 JTAG 和 SWD 两种调试接口。JTAG 需要 TMS、TCK、TDI、TDO 等更多信号占用的 GPIO 数量也多而 SWD 在调试时只需要两根数据线加电源和地很多情况下连复位线都可以省。SWD 的两根信号线通常接在 PA13 和 PA14 上分别对应 SWDIO 和 SWCLK。原理图上如果画了 4Pin 或 5Pin 的调试排针一般就是引脚信号说明13.3V给调试器或目标板供电2SWDIOPA13数据输入输出3SWCLKPA14时钟4GND共地5RST可选接 NRSTSWD 之所以受欢迎不只是因为它线少。对于核心板这种以“引出最多 GPIO”为目标的板子少占一个引脚都是好事。六根 JTAG 信号线和四根 SWD 信号线相比省下来的引脚足够再接一个串口或一个按键。看原理图时要注意 SWDIO 和 SWCLK 上是否串联了电阻。有些板子会串 33Ω 或几十欧的电阻做阻抗匹配提高抗干扰能力。这个电阻不是越大越好太大了会限制信号边沿速率导致下载不稳定。3.2 串口 ISP一键下载电路的核心是控制 BOOT0 和 RST很多核心板会集成一颗 USB 转串口芯片常见的有 CH340G、CP2102、FT232 等。插上 USB 线后电脑看到的是一个串口而不是 STM32 的 USB 设备因为此时 STM32 的 PA9、PA10 接的是串口芯片的 TXD、RXD不是 USB 数据线。串口 ISP 下载的逻辑并不复杂先把 BOOT0 拉高让芯片复位后从系统存储器启动下载结束后再把 BOOT0 拉低复位一次让用户程序从主 Flash 启动。麻烦在于手动拨跳线太容易忘了复位。所以一键下载电路的做法通常是用 USB 转串口芯片的 DTR、RTS 或类似控制信号经过三极管或 MOS 管去控制 BOOT0 和 NRST 的电平。软件下载时下载工具会按照协议在这两个信号上生成特定时序自动完成“进入 bootloader → 下载 → 复位”的过程。看到原理图上不是直接把 BOOT0 接地或通过电阻接地而是有一段看似绕弯的控制电路不要觉得多余。它解决的是下载体验问题。反过来如果你用外部 ST-Link 下载BOOT0 通常不需要拉高保持低电平就行所以板上是否有 CH340G并不会影响 SWD 调试。3.3 下载失败时第一反应不是换线而是按顺序定位我把最常见的排查顺序固定成这样能省下很多无用功先看电源目标板 3.3V 是否正常调试器是否供电给目标板再看 SWD 接线SWDIO、SWCLK、GND 是否一一对应有没有接反确认复位网络NRST 是否被外部电路长期拉低检查 BOOT0 状态如果 BOOT0 被拉高且没有复位下载器可能连不上芯片最后检查软件侧驱动、调试器型号、IDE 里的芯片型号、目标电压设置。这个顺序的原则是先保证硬件链路完整再怀疑软件配置。很多初学者下载失败后第一件事是换 USB 线或者重装驱动结果问题出在 BOOT0 跳线帽插错位置这就把排查顺序弄反了。4. 扩展排针不是简单的引脚引出而是你的输入输出边界4.1 先分清 FT 引脚和普通引脚核心板两边排针上通常标注的都是引脚名比如 PA0、PA1、PB10、PC13。从原理图看这些引脚只是引到排针并没有告诉你它们能不能承受 5V。这个问题在实际项目里非常关键。外接传感器或逻辑模块时很多模块输出的是 5V 电平如果你的 STM32F103 引脚不支持 5V 容忍直接接上去就可能通过内部保护二极管往电源轨灌电流时间长了可能导致芯片损坏或电流异常。STM32F103 的数据手册里对支持 5V 容忍的引脚会标记 FT。这些 FT 引脚可以直接接收 5V 逻辑输入。但不是所有 GPIO 都有 FT 属性建议画原理图前就去查阅对应型号的数据手册把要外接 5V 信号的引脚提前列出来。数据手册里的 FT 标记才是判断 5V 耐压的唯一依据。不要只凭“F103 好像能接 5V”这种印象来设计电路。如果不能确定某引脚是否支持 FT稳妥的做法还是增加电平转换或者用电阻分压。核心板排针能引出引脚但不会替你解决电平匹配问题。4.2 USB、串口、PWMDMA 在原理图上怎么找核心板经常同时把 USB_DM、USB_DP 和 USART1 的 TX、RX 引出来。有些板子还会布置选择跳线让你决定 PA9、PA10 是接板载串口芯片还是留作普通 GPIO 使用。这是原理图上一个很重要的“边界”同一个引脚有多个复用功能但它物理上只能接到一路外部电路。如果你要用 USB CDC 功能就要找到 PA11 和 PA12。PA11 对应 USB_DMPA12 对应 USB_DP。从原理图上顺着 USB 座或排针网络找过去能看出这两根线是否直接连到 MCU中间有没有串电阻、ESD 保护器件或磁珠。如果你的板子没有 USB 座只有一排排针那 USB 信号能否稳定工作还取决于你外部接线的长度和触点质量。如果你要用 PWMDMA 输出需要关心的不是 DMA 引脚而是定时器通道对应的引脚。比如 PA1、PA3 这类引脚在 STM32F103 的定时器复用表里可能对应 TIM2 的通道。原理图上不会画 DMA因为 DMA 是芯片内部外设但原理图会告诉你这个定时器通道有没有被其他器件占用排针上是否预留了短接跳线信号路径是否需要经过电平转换。只有当软件里把 GPIO 复用成定时器通道、开启定时器、配置 DMA 请求后引脚上才可能出现你要的波形。原理图保证的是“引脚物理上能引出来”程序保证的是“这个引脚被正确激活”。4.3 ADC 输入引脚要注意参考地和采样信号完整性核心板排针上的 ADC 输入引脚原理图画起来很简单就是一个引脚连到排针。但如果你要做多路模拟采样要考虑的远不止“这个引脚能不能读”。模拟信号的地需要和数字地保持低噪声路径。STM32F103 有 VDDA、VSSA 等模拟电源引脚很多核心板会把 VSSA 和 VDD 的地在某个点单点连接避免数字电路开关噪声污染模拟采样。如果原理图上看到 VDDA 和 VDD 之间用了磁珠或专门滤波电路这是为模拟性能做的设计。如果你要测量电池电压或者外部电压通常不能直接把高电压接到 ADC 引脚而是要经过电阻分压。分压电阻的阻值会影响 ADC 输入阻抗匹配过大的阻值会导致采样值偏低。简单的判断方法是看原理图中信号路径上有没有串联大电阻如果有就要结合采样时间考虑误差。5. 把常见热搜问题放回原理图5V 耐压、掉电保存、PWM 占空比、低功耗5.1 GPIO 作为输入能不能承受 5V这个问题几乎每个做 STM32F103 的人都会遇到。答案是先看手册里的 FT 标记不要一概而论。你可能会看到网上有些人说“F103 的 GPIO 都支持 5V”这是因为 STM32F103 的很多引脚确实支持 5V 容忍但这不意味着所有引脚都支持。从原理图的角度看支持 FT 的引脚可以直接接 5V 逻辑非 FT 引脚如果输入电压超过 VDD 0.3V 左右内部保护二极管就可能导通电流会流到 VDD 或地轻则影响电平判断重则损坏引脚。所以在排针上外接 5V 模块前先做两件事查数据手册里的引脚定义确认该引脚是否是 FT看原理图这个引脚是否被板载上拉到了 3.3V如果上拉电阻接到了 3.3V输入 5V 高电平时会有额外电流。如果必须使用非 FT 引脚接收 5V 信号建议加一颗电平转换芯片或在信号线上串联几百欧电阻通过内部或外部钳位电路把电压限制在安全范围内。对核心板而言排针没有自动保护功能保护电路一般要放在外部模块一侧。5.2 掉电保存数据靠的不只是写 Flash 那行代码“STM32F103 掉电保存数据”也是一个热门关键词。进入掉电状态后主电源电压会从 3.3V 开始跌落芯片不会瞬间完全断电而是有一段不短的斜坡时间。如果能在电压跌落到复位阈值之前把关键数据写入非易失存储器就能达到掉电保存的目的。但这里有个容易被忽略的工程问题写 Flash 需要时间而且 Flash 有擦写寿命。如果你的程序每秒都在变化状态掉电瞬间不可能把所有状态都写完。更合理的做法是分层次设计实时性高、变化频繁的数据放在 SRAM 或备份寄存器中真正需要掉电保存的关键参数在检测到电压过低后只写最重要的几个字段硬件上预留检测点很多系统会用电阻分压把 VDD 引到 ADC 输入引脚程序定时采样电压一旦发现电压低于阈值立即进入保存流程。你可以在核心板原理图上找有没有这样的分压网络。如果板子上没有预留 VDD 检测点就需要外部接电阻分压到某个 ADC 引脚。另外掉电后给 MCU 供电的电容越大电压跌落越慢可用的保存时间就越长。所以掉电保存从来不是一句“调用写 Flash 函数”那么简单它需要在原理图阶段就考虑检测点、储能电容和写 Flash 策略。5.3 定时器 PWM 占空比为什么到不了 100%如果你在 STM32F103 上做 PWM 输出发现占空比到不了 100%不要急着怀疑原理图。先确认输出引脚有没有被复用成其他功能再检查定时器配置。从寄存器逻辑看PWM 占空比由比较值和自动重装值共同决定。若想输出接近 100% 的信号需要确认比较值、自动重装值以及输出极性还要检查是否开启了互补输出、死区、刹车功能。很多问题不是原理图错误而是软件配置把极性弄反了导致看起来“高电平只有一半”。如果原理图上有电机驱动、光耦、门电路或功率管问题还可能出现在后级。MCU 引脚上输出的是标准 3.3V PWM但经过光耦或驱动芯片后由于传播延迟和开关时间负载上看到的高电平宽度会和 MCU 引脚不同。这时候最有效的做法是用示波器分段测量先测 MCU 引脚再测驱动输出最后测负载两端看波形是在哪一级被压缩的。5.4 想跑停机模式或低功耗核心板不一定适合STM32F103 本身有睡眠模式、停机模式和待机模式降低功耗的方法并不难找。难的是整板功耗往往被外围电路拖高。普通核心板上有电源 LDO、电源指示灯、复位上拉电阻、调试接口上拉电阻这些都会产生静态电流。如果你要做电池供电的产品直接拿一块核心板来跑停机模式很可能发现芯片说我的停机电流只有几微安可整板测量却有几百微安甚至更高。看原理图时可以做一次“低功耗审计”板载 LDO 的自耗电是多少电源指示灯限流电阻有多大BOOT0 和 NRST 的上拉或下拉电阻是否一直在耗电调试接口信号是否有外部