简介：这份资源是电工电子基础实验B中计数与分频电路的完整实验报告，面向具备基础电路知识的高校计算机及电子类专业学生与初学者，帮助其系统掌握计数器设计、整数分频与序列信号生成的设计思路与仿真验证方法。报告围绕CB4CLE计数器展开，分别用置零法和置最大数法实现M=7计数器，设计N=5整数分频电路，并借助数据选择器产生“1110010”序列信号，配有状态转移表、反馈函数推导、原理图及ISE 14.7仿真波形与手绘波形对照，便于读者逐步复现实验并核对反馈逻辑。资源包共1个PDF文件，约7.87MB，内容涵盖实验目的、仪器设备、设计过程、电路图、结果分析与实验小结等完整章节。目前已有259人学习，适合作为数字电路时序特性分析与课程实验复盘的参考材料。

1. 计数器与分频电路：为什么“数到几归零”这件事没那么简单

很多人第一次接触数字电路，会觉得计数器就是个“数到几就归零”的玩意儿，逻辑简单到不值一提。但真正动手搭过 M=7 计数器的人会发现，同样是模 7，用置零法和置最大数法做出来的电路，反馈函数完全不同，波形上差一个时钟周期，仿真能过、上板却翻车的情况比比皆是。这背后牵扯的是同步时序电路最核心的一对矛盾：状态编码的利用率与反馈逻辑的可靠性。计数与分频电路是数字系统里最基础的时序构件，分频比 N=5 的整数分频、用数据选择器产生“1110010”序列，本质上都是同一套状态机思维在不同器件上的投影。搞懂这套机制，你才能明白为什么反馈逻辑错一位，整个时序就崩了，也才能看懂 ISE 仿真波形里那些看似玄学的毛刺到底从哪来。

2. 置零法与置最大数法：同一个模 7，两种反馈逻辑的底层分歧

2.1 状态转移表决定了反馈函数长什么样

设计 M=7 计数器的第一步不是画电路，而是列状态转移表。CB4CLE 是一个四位二进制同步计数器，模 7 意味着有效状态只有 7 个，从 000 到 110，第七个时钟沿到来时必须回到 000。置零法的思路是：让计数器自然数到某个状态时，通过反馈逻辑把清零端拉有效，强制归零。状态转移表里，000→001→010→011→100→101→110→000，反馈信号取自状态 110 的译码输出。常见的实现思路是用一个与门对 Q2、Q1 取与，因为 110 对应 Q2=1、Q1=1、Q0=0，反馈函数写成 L = Q2·Q1。这个与门的输出接到计数器的同步清零端，下一个时钟沿到来时计数器归零。

置最大数法走的是另一条路。它不靠清零，而是靠置数：让计数器数到最大有效状态 110 时，把置数端 D3D2D1D0 全置 0，下一个时钟沿把 000 加载进去。表面上看结果一样，都是 7 个状态循环，但反馈信号的取法不同。置最大数法的反馈通常取自进位输出或最高位 Q2 的下降沿检测，因为 110→000 这个跳变在置数模式下是由加载信号触发的，而不是清零信号。两种方法在波形上的差异很微妙：置零法在 110 状态停留一个完整时钟周期后才归零，置最大数法在 110 状态时置数端已经有效，归零动作和状态跳变是同一个时钟沿完成的。

提示：状态转移表里每个状态的二进制编码必须和 CB4CLE 的实际输出位序对齐，Q3 是最高位还是最低位，不同器件手册标法不同，接错一位反馈函数就全错。

2.2 反馈逻辑的时序窗口：为什么与门不能随便接

反馈逻辑看起来只是一个组合逻辑门，但它处在时序电路的关键路径上。置零法里，与门的输出直接驱动清零端，而清零端在 CB4CLE 上是同步的，意味着反馈信号必须在时钟沿到来之前稳定。如果与门的传播延迟太大，或者反馈信号在时钟沿附近发生跳变，计数器可能进入亚稳态，表现为仿真波形正常、上板后偶尔多计一个数。这就是为什么实验里反复强调“反馈逻辑的准确性至关重要”——不是逻辑表达式写对就行，还得保证它在时序窗口内稳定。

一个常见的实现细节是给反馈信号加一级寄存器打拍，把组合逻辑的输出锁存一个时钟周期再送到清零端。这样做的好处是把反馈路径的时序约束从“组合逻辑延迟小于时钟周期”放宽到“寄存器建立时间满足即可”，代价是多一个周期的延迟，模值会变成 8 而不是 7。所以打拍与否，取决于你对模值的精确度要求。实验里用置零法做 M=7，反馈直接取自 Q2·Q1 的组合输出，没有打拍，因为 CB4CLE 的同步清零端本身就在时钟沿采样，组合逻辑只要在沿前稳定即可。

2.3 置最大数法的加载路径与置零法的本质区别

置最大数法在 CB4CLE 上的实现依赖置数使能端和置数数据端。当计数器到达 110 时，反馈逻辑产生一个加载信号，把 D3D2D1D0=0000 送入计数器，下一个时钟沿完成加载。这里的关键是加载信号和时钟沿的配合：加载信号必须在时钟沿之前有效，且保持到沿之后足够长时间，否则计数器可能加载失败或加载错误数据。置零法则是清零端有效后，下一个时钟沿直接把内部触发器复位，不经过数据加载路径。

从电路结构上看，置零法少用了一组数据输入线，但清零端的扇出和复位网络可能引入额外的延迟；置最大数法多用了四条置数线，但加载路径是数据选择器结构，时序更可控。实验里两种方法都做了，波形对比能看出置零法的归零沿比置最大数法晚半个周期左右，这个差异在低频时钟下不明显，时钟频率一高就会影响后级电路的采样。

// 置零法 M=7 计数器的反馈逻辑核心片段 // CB4CLE 同步清零，反馈取自 Q2 和 Q1 的与 assign feedback_zero = Q2 & Q1; // 状态 110 时反馈有效 always @(posedge clk) begin if (feedback_zero) Q <= 3'b000; // 同步清零，下一沿归零 else Q <= Q + 1'b1; // 正常计数 end

上面这段代码里，feedback_zero是组合逻辑输出，直接进if条件。综合工具会把它映射成一个与门加一个多路选择器。注意Q <= 3'b000是同步赋值，归零动作发生在时钟沿，不是立即生效。如果把清零写成异步的always @(posedge clk or posedge feedback_zero)，仿真可能过，但上板会和 CB4CLE 的同步清零行为不一致，这是血泪经验里最常见的一类翻车。

3. 分频比 N=5：模 5 电路如何把周期拉长五倍

3.1 分频的本质是状态循环长度的映射

分频电路和计数器在结构上是同一个东西，区别只在观察角度。N=5 的整数分频，输入时钟周期为 T，输出信号周期为 5T，等价于设计一个模 5 的计数器，然后取某个状态位作为输出。实验里用置 0 法设计模 5 电路，状态转移表是 000→001→010→011→100→000，反馈函数 L = Q2。为什么是 Q2？因为状态 100 时 Q2=1，其余状态 Q2=0，这个信号每 5 个时钟周期出现一次高电平，占空比 1/5。如果取 Q1 或 Q0，周期还是 5T，但占空比不同，波形形状不一样。

分频比的定义是输出周期与输入周期之比，N=5 意味着输出每 5 个输入周期完成一次完整循环。模 5 计数器的状态数正好是 5，每个状态持续一个输入时钟周期，所以从任意一个状态位看出去，周期都是 5T。但占空比取决于取哪一位：Q2 的高电平只出现在 100 状态，占空比 20%；如果取 Q1，高电平出现在 010 和 011 两个状态，占空比 40%。实验里选 Q2 作为分频输出，得到的是窄脉冲，后级电路如果对占空比敏感，就得换一位或者加整形电路。

3.2 置 0 法在分频电路里的反馈函数推导

模 5 的置 0 法反馈函数 L = Q2 不是随便写的。状态转移表里，100 是第五个状态，下一个沿必须回到 000。Q2 在 100 时为 1，在 000、001、010、011 时为 0，所以 Q2 正好可以作为“到达末状态”的标志。把这个标志接到同步清零端，计数器在 100 状态后的下一个时钟沿归零，循环长度就是 5。如果反馈函数写成 Q2·Q1，那只有 110 状态才有效，但模 5 根本到不了 110，计数器会一直数到 111 才归零，分频比变成 8，这是踩坑记录里高频出现的一类错误。

// N=5 整数分频，置 0 法，反馈函数 L = Q2 assign feedback_div5 = Q2; // 状态 100 时反馈有效 always @(posedge clk) begin if (feedback_div5) Q <= 3'b000; // 模 5 循环 else Q <= Q + 1'b1; end assign clk_out = Q2; // 分频输出，占空比 1/5

这段代码里clk_out直接取 Q2，输出的是窄脉冲。如果后级需要 50% 占空比，常见做法是取 Q2 和 Q1 的组合或者用触发器做二分频再整形。参数上，模值 M 和分频比 N 是同一个数，改分频比就是改反馈函数的译码条件：N=5 译码 100，N=6 译码 101，N=7 译码 110。译码条件写错一位，分频比就偏，波形上表现为输出周期多一个或少一个输入周期，用示波器一测就露馅。

3.3 仿真波形与示波器波形的对账方法

实验里同时记录了 ISE 仿真波形、手绘波形和示波器波形，这三者对账是验证分频电路是否正确的关键环节。仿真波形看的是逻辑功能：输入时钟沿和输出跳变沿的对应关系、归零时刻是否准确。手绘波形是把状态转移表翻译成时间轴上的高低电平，用来检查自己有没有理解错状态编码。示波器波形看的是实际电路的时序：传播延迟、毛刺、电平幅度。三者对不上时，先查仿真和手绘的差异，那通常是逻辑理解错误；仿真和示波器的差异，多半是时序或器件配置问题。

一个具体的对账技巧：在仿真波形里标出每个时钟沿对应的计数器状态，然后数输出信号的高电平持续了几个时钟周期。N=5 分频、取 Q2 输出时，高电平应该只占 1 个输入周期，低电平占 4 个。如果示波器上看到高电平占了 2 个周期，说明反馈函数译码到了两个状态，或者输出取错了位。这种逐沿对账的方法比盯着波形整体看有效得多，也是排查时序问题时我一般会强制走一遍的流程。

4. 数据选择器产生序列信号：状态机与多路复用的协同

4.1 序列信号发生器的本质是状态译码加数据选择

用数据选择器产生“1110010”序列，结构上是一个模 7 计数器加一个八选一数据选择器。计数器负责产生 7 个循环状态，数据选择器的地址端接计数器的输出，数据输入端按序列要求预先接好高低电平。当计数器从 000 数到 110 时，数据选择器依次选通 D0 到 D6，输出对应的序列位。这个结构的巧妙之处在于把“时序生成”和“数据存储”拆开了：计数器只管循环，序列内容固化在数据输入端的接线上，改序列只需要改数据输入，不用动计数器逻辑。

状态转移表在这里的作用是确定地址和数据的对应关系。序列“1110010”共 7 位，对应 7 个状态，地址 000 对应第一位 1，001 对应第二位 1，010 对应第三位 1，011 对应第四位 0，100 对应第五位 0，101 对应第六位 1，110 对应第七位 0。数据选择器的 D0 到 D6 分别接 1、1、1、0、0、1、0，D7 随意因为模 7 计数器到不了 111。卡诺图降维的目的是简化数据输入端的逻辑，如果序列有规律，可以用更少的门电路生成数据输入，而不是直接接固定电平。

4.2 卡诺图降维在数据输入端的作用

实验里提到“画出卡诺图后降维”，这一步很多人会跳过，觉得直接接高低电平就行了。但卡诺图降维的价值在于发现序列中的冗余规律，减少数据输入端的连线复杂度。以“1110010”为例，把 7 个数据位按地址排列成卡诺图，观察相邻地址的数据位是否有可以合并的项。如果某两位地址的数据总是相同，就可以用一根线同时驱动两个数据输入端，省掉一个独立的电平源。降维后的电路在原理图上更简洁，出错概率也更低，因为连线少了，接错的点就少了。

从机制上看，卡诺图降维是在数据选择器的数据输入端做组合逻辑优化，和用与或门实现序列发生器是等价的，只是实现载体不同。数据选择器方案的优势是修改序列方便，降维优化后仍然保留这个优势；纯门电路方案一旦序列改变，整个逻辑网络都要重画。实验选数据选择器方案，看中的就是这种可配置性。

4.3 模 7 计数器与八选一选择器的时序配合

计数器状态和选择器地址之间的时序配合是这套电路能否正确出序列的关键。CB4CLE 的输出 Q2Q1Q0 接到选择器的 A2A1A0 地址端，地址变化和计数器状态变化是同一个时钟沿驱动的，所以选择器输出会在时钟沿后经过一个传播延迟才更新。如果后级电路在同一个时钟沿采样序列输出，可能采到旧数据。常见的做法是让后级用下降沿采样，或者给选择器输出加一级寄存器打拍，把序列输出同步到时钟沿上。

注意：八选一数据选择器的使能端必须常有效，如果使能端悬空或接错，输出会一直为低，序列看起来像全 0，这种故障在仿真里可能因为使能端默认值而看不出来，上板才暴露。

5. 避坑与排查：计数分频电路里那些仿真过、上板挂的坑

5.1 反馈函数译码条件写错一位

现象：仿真波形里计数器数到 6 就归零，但设计目标是模 7，输出周期少了一个时钟周期。原因：反馈函数的译码条件写成了 Q2·Q1·Q0 的某个组合，实际有效状态和状态转移表对不上。比如模 7 应该译码 110，写成了 101，计数器在 101 状态就归零，模值变成 6。解决：把状态转移表贴在显示器旁边，逐位核对反馈表达式的每个变量，仿真时在波形里标出反馈信号有效的时刻，确认它对应的计数器状态就是目标末状态。

5.2 同步清零写成异步清零

现象：ISE 仿真功能正常，下载到实验箱后计数器偶尔多计一个数，或者归零时刻比预期早半个周期。原因：代码里把清零写成了异步复位风格，而 CB4CLE 的清零端是同步的，综合工具按异步逻辑优化后，实际电路行为和仿真模型不一致。解决：严格按器件手册的同步清零时序写代码，always块的敏感列表只放时钟沿，清零条件放在块内的if里，不要放敏感列表。

5.3 分频输出取错状态位导致占空比异常

现象：示波器上分频输出周期是对的，但高电平持续时间比预期长，后级电路采样出错。原因：分频输出取的是 Q1 而不是 Q2，Q1 在两个状态里为高，占空比变成 2/5 而不是 1/5。解决：根据后级对占空比的要求选择输出位，需要窄脉冲取最高位，需要宽脉冲取低位，或者用组合逻辑生成特定占空比的输出。改完后用示波器测高电平对应的输入周期数，和设计值对账。

5.4 数据选择器地址位序接反

现象：序列输出看起来有规律但顺序不对，比如“1110010”变成了“1011100”。原因：计数器的 Q2Q1Q0 接到选择器地址端时位序接反，Q0 接到了 A2，Q2 接到了 A0，地址译码顺序颠倒。解决：对照器件引脚图和原理图，逐位核对地址线连接，仿真时在波形里同时显示计数器状态和选择器输出，确认地址 000 对应序列第一位。

5.5 UCF 约束遗漏导致上板时序不满足

现象：仿真波形完美，下载后输出偶尔抖动或序列错位。原因：UCF 文件里只约束了时钟引脚，没有约束输出引脚的电平标准和驱动能力，或者时钟频率约束和实际晶振频率不一致，综合工具按错误的时序目标优化。解决：检查 UCF 里每个引脚的位置约束和电平标准，时钟频率约束必须和板载晶振一致，输出引脚根据后级负载设置驱动电流。上板前用静态时序分析报告确认建立时间和保持时间都满足。

6. 从模值到分频比：设计取舍背后的时序思维

计数与分频电路的设计，表面上是选置零法还是置最大数法、取 Q2 还是 Q1 的问题，底层是一套关于状态编码和时序窗口的取舍。置零法电路简洁，但清零端的同步特性要求反馈信号在时钟沿前稳定，组合逻辑延迟成了隐性约束；置最大数法多用了置数线，但加载路径的时序更可控，适合对可靠性要求高的场景。分频输出取哪一位，本质是在占空比和电路复杂度之间做选择，窄脉冲省逻辑但后级可能不认，宽脉冲要加整形但时序更宽容。

这套思维放到更大的数字系统里同样成立。任何一个同步状态机，模值、反馈条件、输出译码三者之间的对应关系一旦错位，波形上就会以周期偏移或占空比异常的形式暴露出来。我自己的习惯是，每次改完反馈函数或输出取位，先在仿真里逐沿对账一遍状态和输出的对应关系，再上板用示波器测周期和占空比，两步都过了才敢往下走。这份实验报告里记录的置零法、置最大数法、模 5 分频和序列信号发生器，恰好覆盖了这套流程的四个典型场景，波形图和电路图对照着看，能把状态转移表到实际波形之间的映射关系理得很清楚。希望帮到你。

本文还有配套的精品资源，点击获取