简介：这份模拟IC进阶课程学习笔记面向已具备电路基础、希望深入掌握CMOS模拟芯片设计的中高级工程师与学生，聚焦Bandgap参考电压源这一核心模块，帮助读者理解从设计指标到仿真优化的完整链路。资源包共1个docx文档，压缩包约11.8MB，内容以图文笔记形式组织，便于按主题查阅与复习。目前已有354人学习，具备一定参考热度。笔记围绕绝对精度、温漂系数、电源电压范围、静态工作电流、PSRR、输出噪声与启动电路等关键指标展开，并结合dc仿真说明温度系数的计算方法，记录通过调整R1、R4阻值判断正负温度系数的思路；在频率响应部分，介绍借助iprobe分析正负反馈环路、调节米勒电容与晶体管长度以改善相位裕度和增益；噪声分析则讨论M32、M13等晶体管的1/f噪声来源及通过改变沟道长度降低噪声的方法。整体适合作为Bandgap设计与仿真的实操参考，帮助读者建立参数调整与性能权衡的系统认知。

1. 模拟IC进阶：从Bandgap设计到仿真调优的一张知识地图

模拟IC设计里，Bandgap（带隙基准源）是绕不开的一关。它不像数字电路那样靠逻辑堆叠，而是要在温度、电源、噪声、面积、功耗之间反复权衡。很多人学完基础课，一上手仿真就懵：温度系数怎么算？相位裕度怎么调？噪声贡献到底看哪个管子？这份笔记把CMOS Bandgap设计拆成设计目标、DC仿真、频率补偿、噪声分析四大模块，再落到易错点和复习清单。适合正在系统学模拟IC、准备课程项目或复习备考的人。梳理下来会发现，真正拉开差距的不是公式背得多熟，而是知道每个参数改动背后牵动哪条链路。

2. 设计目标拆解：Bandgap的七项指标与取舍逻辑

Bandgap的核心任务只有一个：提供一个不随温度、电源、工艺漂移的稳定电压基准。但“稳定”二字背后是一组互相拉扯的指标。课程里列了七项设计目标，每一项都对应一个仿真验证手段，复习时要把指标和仿真方法对上号，而不是孤立背数字。

2.1 七项关键指标的含义与验收标准

这张表是复习的骨架。很多人只记“温漂20ppm”，却说不清ppm怎么从仿真波形里算出来，也不知道精度和修调之间的关系。梳理下来会发现，七项指标里真正在课程仿真中反复调的是温漂、PSRR、噪声和相位裕度，其余四项更多是设计约束。

2.2 温漂系数：从波形到ppm的换算

温漂系数不是仿真器直接吐出来的数，要自己从DC温度扫描结果里算。课程里给的公式是：温度系数 =（最高点电压 − 最低点电压）/ 中间电压，再换算成10⁻⁶量级。举个课程中的实际算例：

# 课程DC温度扫描得到的三个关键点电压 v_max = 1.210916 # 温度扫描中输出电压最高点 v_min = 1.209941 # 温度扫描中输出电压最低点 v_mid = 1.210581 # 中间温度对应的输出电压 # 先算相对变化，再除以温度跨度（假设扫描跨度125℃） delta_ratio = (v_max - v_min) / v_mid temp_coeff = delta_ratio / 125 print(temp_coeff) # 约 6.443e-06 print(temp_coeff * 1e6) # 6.443 ppm/℃

这段代码的关键在两步：先归一化到中间电压，再除以温度跨度。容易翻车的地方是温度跨度取错——有人用最高温减最低温，有人用中间温度到端点的距离，结果差一倍。课程算例里跨度是125℃，算出来6.443ppm，远优于20ppm的目标，说明这组电阻取值下温漂已经压得比较低。参数说明：v_max和v_min来自同一组DC扫描曲线，v_mid取扫描区间的中点温度对应值，三者必须来自同一次仿真，不能混用不同corner的数据。

2.3 电阻调整与温度系数的方向判断

课程里有一条血泪经验：降低R1和R4的电阻值时，说明正温度系数小于负温度系数；增大R1和R4阻值时，频率响应会变化。这句话信息量很大，复习时要拆开理解。Bandgap里正负温度系数相互补偿，电阻比值决定补偿点位置。当减小R1、R4后温漂曲线呈现“正温系数小于负温系数”的形态，意味着补偿过头或不足，需要反向微调。而增大阻值不只是改温漂，还会通过节点阻抗影响频率响应，这就是为什么调温漂不能只看DC，必须同步看AC。

提示：调电阻时每次只动一个变量，DC和AC一起跑。只盯温漂曲线调电阻，很容易在频率响应上埋雷。

3. DC仿真与环路稳定性：iprobe、相位裕度与增益调优

DC仿真解决“静态工作点对不对”，环路稳定性解决“动态会不会振”。这两块在课程里是连在一起讲的，因为Bandgap内部有正反馈和负反馈两条环路，启动后能否稳定建立，取决于负反馈是否压过正反馈。

3.1 iprobe器件与正负反馈环路的分析方法

课程里明确要求添加iprobe器件，让正反馈环路和负反馈环路都经过它。iprobe的作用是在不破坏DC工作点的前提下，把环路在某一点“切开”做AC分析，从而得到环路增益和相位裕度。操作上的关键是：iprobe要放在两条环路都流经的公共节点上，否则你测到的只是其中一条环路的特性。

# 典型环路仿真设置（以常见SPICE类仿真器为例） # 1. 在公共支路插入iprobe # 2. AC分析扫描频率范围 1Hz ~ 100MHz # 3. 查看环路增益的幅度与相位曲线 # 4. 相位裕度 = 180° + 增益穿越0dB时的相位

参数说明：扫描范围要覆盖环路单位增益频率，太低看不到穿越点，太高浪费仿真时间。判断标准是相位裕度大于45°（课程语境下通常追求60°左右更稳），增益裕度看相位到-180°时幅度是否仍为负dB。最容易忽略的是：iprobe插入后要确认DC工作点没被改变，否则AC结果不可信。

3.2 米勒电容调相位裕度，晶体管长度调增益

课程给了两条调优路径：通过改变米勒电容来改变相位裕度；通过增加晶体管长度来提高低频增益。这两条路径分别对应极点和增益。

米勒电容补偿的原理是把主极点往低频推、把次极点往高频推，从而拉开两个极点的距离。增大米勒电容，相位裕度通常改善，但带宽下降。课程里没有给具体电容值，复习时要记住方向：相位裕度不够先加米勒电容，带宽不够再回头权衡。

增益这边，课程做了几组对比实验，结论值得抄下来：

第二行是重点：改变输入晶体管长度时必须同步改宽度，保证宽长比不变，否则你改的不是“长度”这一个变量，而是整个器件的工作点。这是课程里反复强调的实验纪律。第三行说明PMOS长度加倍对低频增益影响有限，但带宽明显减小，相位裕度几乎不动——这意味着调增益和调带宽不是一回事，别指望一个参数解决所有问题。

3.3 低频增益60dB说明了什么

课程里有一句容易被跳过的话：低频增益变为60dB，说明输入晶体管尺寸对增益影响不是很大。这句话的复习价值在于建立“增益主要来自哪里”的判断。Bandgap里增益主要由输出级和电流镜的等效输出阻抗决定，输入管尺寸更多影响的是跨导和匹配，而不是直接决定增益上限。所以当有人问“增益不够怎么办”，第一反应不该是加大输入管，而是看输出阻抗和电流镜结构。这个反直觉的点，考试和项目答辩里都容易踩。

4. 噪声分析：1/f噪声的来源定位与尺寸权衡

噪声是Bandgap设计里最容易被低估的一块。课程噪声分析的结论很具体：M32和M13的1/f噪声贡献最大，可以通过增加晶体管长度来减小；输入晶体管噪声贡献较小，可以减小其沟道长度。这组结论背后是一套“谁贡献大、改谁”的定位方法。

4.1 1/f噪声的贡献排序与器件定位

1/f噪声（闪烁噪声）与器件面积成反比，与沟道长度关系密切。课程里M32和M13是大晶体管，它们的1/f噪声在输出端占比最高。复习时要建立一个排序思维：先跑噪声仿真，看各器件对输出噪声的贡献百分比，再决定改谁。不要一上来就全局加面积，那样面积和寄生电容都会失控。

# 噪声贡献定位的伪代码思路（对应课程噪声仿真流程） noise_contributors = { "M32": 0.42, # 1/f噪声贡献占比（示意，以实际仿真为准） "M13": 0.31, "input_pair": 0.08, "resistors": 0.12, "others": 0.07 } # 按贡献从大到小排序，优先处理前两项 for dev, ratio in sorted(noise_contributors.items(), key=lambda x: -x[1]): print(f"{dev}: {ratio:.0%}")

这段伪代码不是让你照抄数值，而是示范定位顺序：先排序，再动手。参数说明：贡献占比来自噪声仿真输出的器件列表，不同工艺和偏置下数值会变，但“大管子贡献大”的规律在课程案例里成立。最容易忽略的是电阻的热噪声——课程没展开，但实际设计里电阻噪声在低频段也可能不可忽视。

4.2 增加长度降噪声，缩短输入管沟道长度的边界

课程给的降噪手段是增加M32和M13的晶体管长度，同时对输入管减小沟道长度。这两条方向相反，容易记混。理解方式：1/f噪声与面积成反比，增加长度直接增大面积，所以对贡献大的管子有效；输入管本身贡献小，缩短沟道长度可以减小寄生电容、改善高频特性，而它带来的噪声增量在总噪声里占比有限。

但这里有个边界：缩短输入管沟道长度不能无限做，否则匹配变差、失调增大。课程没有给具体下限，复习时要记住“贡献小的才敢动，贡献大的只能加面积”。这是噪声和面积之间的核心权衡，也是项目里最常被追问的点。

注意：噪声优化和增益优化经常打架。增加长度提增益的同时也降了1/f噪声，但带宽会掉；缩短输入管降噪声的同时可能影响匹配。每次改动后要同时看噪声、增益、相位裕度三张图。

5. 易错点排查：五个最容易翻车的仿真细节

这一章专门收课程里那些“看起来会了、一跑就错”的点。每条按“易漏点 → 为什么漏 → 怎么补”写，复习时对着自查。

易漏点一：温度系数公式里温度跨度取错。为什么漏：公式长得简单，很多人直接拿最高温减最低温当分母，忽略了归一化基准是中间电压、跨度是扫描区间。怎么补：固定用“（Vmax−Vmin）/Vmid/ΔT”三步走，ΔT取扫描区间总跨度，算完乘10⁶核对量级，6ppm和60ppm差一个数量级，一眼能看出来。

易漏点二：改输入管长度忘了同步改宽度。为什么漏：仿真器不会提醒你W/L变了，DC工作点可能还在范围内，但增益和噪声结论已经不可比。怎么补：每次改长度前先记下目标W/L，改完立刻回读器件参数确认比值不变，课程里“低频增益60dB”那组实验就是靠这个纪律才得出可信结论。

易漏点三：iprobe插错位置，只测到一条环路。为什么漏：Bandgap有正反馈和负反馈两条环路，iprobe放在只经过其中一条的支路，测出来的相位裕度偏乐观。怎么补：插入前先在原理图上标出两条环路的公共路径，iprobe必须落在公共节点；跑完AC后确认DC工作点与插入前一致。

易漏点四：调温漂只看DC不看AC。为什么漏：电阻值同时影响温漂和频率响应，课程明确说增大R1、R4会改变频率响应。只跑DC温度扫描，温漂好看了，相位裕度可能已经掉到危险区。怎么补：建立“DC+AC联跑”习惯，每次动电阻后两张图一起看，相位裕度低于45°就回头。

易漏点五：噪声优化只盯1/f，忽略贡献排序。为什么漏：1/f噪声名气大，容易让人以为所有管子都要加长度，结果面积暴涨、带宽崩掉。怎么补：先跑噪声贡献排序，只对排名靠前的M32、M13加长度，输入管按课程结论缩短沟道，改完复跑确认总噪声下降且其他指标没恶化。

6. 复习清单：把Bandgap设计串成一条可执行的检查链

复习到这个阶段，知识点已经散在各章，最后要做的不是再读一遍，而是把“设计目标—仿真—调优—验证”串成一条能照着走的检查链。下面这份清单按仿真顺序排，每完成一步打个勾，比反复翻笔记有效。

这张表的使用方法是：项目每改一版参数，从第一行走到最后一行，任何一行不通过就停下来查，不要跳步。课程里那些“改了增益带宽掉了”“温漂好了相位裕度崩了”的翻车，基本都是跳步造成的。

还有一个查漏补缺的技巧：把课程里所有“变化不大”“影响不是很大”的结论单独列出来。比如“输入晶体管尺寸对增益影响不是很大”“PMOS长度加倍低频增益变化不大”。这些“不大”恰恰是考试爱考的反直觉点，也是项目里容易误判的地方——你以为改了这个能救增益，实际上救不了，时间就浪费了。把这些“不大”的结论和对应的“那什么才大”配对记，比背正向结论更管用。

我自己的习惯是每次开新仿真前，先把第5章的五条易错点默写一遍，再打开原理图。有一次赶进度跳过了iprobe位置检查，AC结果漂亮得反常，回头一查果然只测到负反馈环路，正反馈那条根本没进环路，相位裕度全是假的。从那以后我每次插iprobe都强制在图上标出两条环路再跑，宁可多花五分钟。希望这份梳理帮到你，少走几段弯路。

本文还有配套的精品资源，点击获取