XDMA IP 核配置详解：XC7K325T 上的 PCIe DMA 通路（Vivado 2020.2 / IP v4.1）

平台：XC7K325T-2FFG676 + Vivado 2020.2 + DMA/Bridge Subsystem for PCI Express v4.1 (Rev. 8)

1. 把 IP 加进来

在PROJECT MANAGER → IP Catalog里搜XDMA，选中的就是DMA/Bridge Subsystem for PCI Express，双击打开IP核开始配置。

2. Basic 页：链路与 AXI 侧的基本盘

① 2.1 Component Name

② 2.2 Functional Mode

区别：DMA 模式省 CPU 但起步慢，Bridge 模式起步快但每笔都要主机参与。

③ 2.3 Mode

④ 2.4 Device / Port Type

⑤ 2.5 PCIe Block Location

⑥ 2.6 PCIe Interface：Lane Width / Link Speed / Reference Clock

这三项必须和硬件原理图匹配，配错会导致链路训练失败、usr_lnk_up永远为低。

带宽速算：

有效带宽 = 速率(GT/s) × lane 数 × 0.8(8b/10b 编码效率) ÷ 8 Gen1 x8 = 2.5 × 8 × 0.8 / 8 = 2.0 GB/s（理论） Gen2 x8 = 5.0 × 8 × 0.8 / 8 = 4.0 GB/s（理论，实测 3.2 GB/s 左右，TLP 头开销占掉一部分）

⑦ 2.7 AXI Interface：Address Width / Data Width

AXI 侧带宽 vs 链路带宽（按 250MHz 时钟算）：

重要限制：AXI-Stream 模式的数据位宽上限是64 bit，也就是 250MHz 下最多 2 GB/s。想跑满 Gen2 x8 的 3.2GB/s，只能走 AXI Memory Mapped 模式（128/256 bit）。

⑧ 2.8 AXI Clock Frequency

⑨ 2.9 DMA Interface option

选型经验：数据要不要在卡上落地？要落地（先写 DDR 再搬）用 MM；不落地（直通主机）用 Stream。Stream 省掉 DDR 这一环，延迟更低，但主机侧必须持续供/收数据，否则反压。

⑩ 2.10 AXI-Lite Slave Interface

配套地，BARs 页要给这个接口分配一个 BAR（见第 4 节）。

⑪ 2.11 四个调试/DRP 选项

默认全不勾：这四个都是给调试和特殊硬件留的口子，日常工程勾了只会多出一堆没接的端口。

3. PCIe ID 页：主机怎么认出你

这一页的值会被写进 PCIe 配置空间，lspci（Linux）或设备管理器（Windows）读到的就是这些。

① 3.1 ID Initial Values

注意：自己只有一张卡的同学，不用碰这些参数。如果你在同一台机器上插了两张 XDMA 卡且 ID 完全相同，驱动会认不出谁是谁。用 Subsystem ID 区分，或者干脆给每款卡分配不同的 Device ID。

② 3.2 Enable PCIe-Lite Interface

③ 3.3 Class Code（Base Class / Sub Class / Interface / Class Code）

作用：告诉操作系统"我属于哪类设备"，从而决定它自动加载什么驱动。

场景与坑（这条很容易被忽略）：

• 070001 在系统未能通过 VID/DID 精确匹配到官方驱动时，可能会导致 Linux 自动加载 8250 串口驱动、Windows 弹出"未知串口设备"，因为系统会将其误认为是一个 16450 UART 设备。
• 自研采集卡的正确做法：改成FF0000（Vendor Specific / 未定义类），让系统不去乱绑驱动，彻底规避潜在的系统级冲突，由你自己的驱动接管。
• 具体操作：直接手动填 Class Code =FF0000。若下拉框里没有合适项，取消勾选 Lookup Assistant 后直接编辑 Class Code 输入框。

4. PCIe: BARs 页：主机看到的内存窗口

BAR（Base Address Register）是 PCIe 设备向主机"申请的一块地址窗口"。主机在枚举阶段给这块窗口分配一段物理地址，之后 CPU 访问这段地址就等于访问 FPGA 内部的 AXI 空间。

这一页有三个块，注意它们不是同时可用的：

① 4.1 PCI to AXI Lite Master Interface

灰掉的部分说明不支持，不用管它。

② 4.2 PCI to DMA Interface（灰）

③ 4.3 PCI to DMA Bypass Interface

注意：bypass 通路是字节级、无 burst 优化的，带宽很低（几十 MB/s 量级），只适合小数据。

5. PCIe: MISC 页：中断与其他杂项

① 5.1 User Interrupts

② 5.2 Legacy Interrupt Settings

③ 5.3 MSI Capabilities

向量数怎么选：

坑：向量数要 ≤Number of User Interrupt Request，也要 ≤ 主机 MSI 能力上限，否则 IP 生成时给警告、驱动里注册失败。

④ 5.4 MSI-X Capabilities

⑤ 5.5 Miscellaneous

⑥ 5.6 Link Status Register

6. PCIe: DMA 页：数据通道的细粒度控制

① 6.1 Number of DMA Read / Write Channel

场景：

• 需要在BASIC页面选择，AXI STREAM模式选择通道数才会有效。
• 单路 ADC 采集只需1 个 C2H（数据上传）+ 1 个 H2C（下发参数/波形）。
• 多路独立数据源、或多线程同时读写时开多通道：每个通道有独立的描述符环、独立中断，互不阻塞。多通道是拿资源换并发，每加一个通道多一组 AXI 主端口和内部 FIFO。

命名容易搞混：H2C = Read = 主机读卡，C2H = Write = 主机写卡。这里的 Read/Write 是站在主机角度说的，站在 FPGA 角度正好反过来。第一次配的时候盯住 H2C/C2H 括号里的字，别被 Read/Write 带跑。

② 6.2 Number of Request IDs

作用：PCIe 是流水线协议，发出请求后要等 Completion 回来。outstanding 越多，链路"在途"的数据越多，越不容易因为往返延迟而空闲。

场景与取舍：

判定方法：带宽上不去时，先看是不是 outstanding 不够 —— 现象是链路利用率忽高忽低、呈锯齿状，而不是稳定在某个值。

③ 6.3 Descriptor Bypass for Read / Write

场景：

• 0000（走描述符）：主机先在内存里建描述符链表（源地址、目的地址、长度、控制位），DMA 引擎自己去读描述符再搬数据。适合大块、批量、链式传输，CPU 介入最少。
• 非零（开启旁路）：主机直接往旁路 BAR 里写"地址+长度"，DMA 立即启动一次传输，省掉读描述符的那次往返。适合小包高频（每包几百字节、要求低延迟），典型是网络包转发。
• 一般场景保持0000即可。

④ 6.4 AXI ID Width

⑤ 6.5 DMA Status Ports

7. 快速配置单

以下针对「XC7K325T + Gen2 x8 + DDR +ADC」这一类典型工程（AXI Memory Mapped数据通路 + AXI-Lite 寄存器控制）：