简介：这份资源是面向嵌入式硬件工程师与蓝牙穿戴设备开发者的 nRF51822 低功耗蓝牙原理图与 PCB 设计文件，基于百度手环方案修改并经过实际打样验证，可直接用于智能手环、健康监测等 BLE 产品的参考设计或二次开发。压缩包共 252 个文件，约 15.5MB，以 zip 归档、log 日志、pdf 文档为主，另含 Altium 工程文件（prjpcb、sch、pcb、schlib、pcblib）及 DRC、ERC 检查报告，覆盖原理图、PCB 布局布线、器件清单与天线设计说明等完整设计链路。已有 699 人学习下载。读者可从中获得经过实测的 nRF51822 硬件参考方案，理解 BLE 射频布局、电源与 EMC 处理思路，并借助设计规则检查记录与工程结构快速复现或改造自己的蓝牙板卡。

1. 拿到 nrf51822 蓝牙板源文件，先别急着投板

手上有一份 nrf51822 蓝牙原理图加 PCB 源文件，第一反应往往是直接丢给板厂打样。我见过太多人这么干，结果板子回来发现天线净空被铺铜吃掉、32.768kHz 晶振负载电容选错导致蓝牙广播时断时续、SWD 调试口被外壳挡住。这份资源的价值不在于“能打一块板”，而在于它是一套经过布局约束的参考设计：原理图里电源域怎么分、射频走线怎么控阻抗、天线区域怎么留净空，都能直接对照。适合正在做低功耗蓝牙标签、传感器节点、可穿戴原型的硬件工程师，也适合想从“能画板”进阶到“能画能过”的从业者。下面按“看懂原理图 → 核对 PCB 约束 → 改出自己的版本 → 避开投板翻车点”的顺序拆。

2. 拆原理图：电源域、晶振与射频前端怎么读

拿到源文件先别打开 PCB，原理图才是判断这份设计能不能直接用的第一道关。nrf51822 是 Nordic 早期的 BLE SoC，内部集成 Cortex-M0 和 2.4GHz 收发器，外围电路不复杂，但几个关键节点决定了板子能不能稳定跑起来。读图时按电源、时钟、射频、调试四条线走，比从头到尾扫一遍效率高得多。

2.1 电源域划分与去耦电容的摆放逻辑

nrf51822 有 VDD 和 VDD_PA 两组供电，前者给数字核心和外设，后者专供射频功率放大器。源文件里通常会把这两组分开走线，各自配 100nF 加 1uF 的去耦组合。读图时重点看两点：VDD_PA 是否单独从电源芯片拉了一路，还是和 VDD 共用一条细线；去耦电容在原理图上是否紧挨引脚标注。前者影响发射时的电压跌落，后者决定 PCB 阶段电容能不能放到位。

常见做法是 VDD_PA 经一个磁珠或 0 欧电阻从主电源引出，再配 1uF 加 100nF 到地。如果源文件里 VDD_PA 直接并到 VDD 网络，发射瞬间的电流突变会拉低整条电源，表现为蓝牙连接距离短、丢包率高。这种设计不是不能用，但投板前得在 PCB 上把 VDD_PA 的走线加粗、去耦电容靠近引脚补上。

# 用开源工具检查原理图网络连接（以 KiCad 为例，其他格式看对应导出方式） # 导出网表后 grep 电源网络，确认 VDD_PA 是否独立 grep -i "VDD_PA" project.net | head -20 # 输出里若 VDD_PA 和 VDD 出现在同一 net 名下，说明未做电源隔离

这段命令的作用是从网表层面确认电源域是否真的分开。参数上head -20只是限制输出行数，实际排查时把整段 VDD 相关网络都看一遍。如果发现 VDD_PA 和 VDD 同网络，不用改原理图也能救，在 PCB 上把 PA 那一路的供电走线单独加宽、去耦电容就近放置即可，但要在投板备注里写清楚。

2.2 32MHz 与 32.768kHz 双晶振的负载电容核算

nrf51822 需要两颗晶振：32MHz 主晶振给射频和系统时钟，32.768kHz 低速晶振给 RTC 和低功耗蓝牙的睡眠唤醒。源文件里这两颗晶振的负载电容值必须和所选晶振的规格匹配，否则起振慢、频偏大，蓝牙广播间隔会飘。

读图时把晶振型号对应的负载电容 CL 记下来，再看原理图上两颗匹配电容的串联值。公式是 C1 = C2 ≈ 2 × (CL − Cstray)，Cstray 一般取 3 到 5pF 的 PCB 寄生电容。比如晶振规格书写 CL = 9pF，那匹配电容取 2 × (9 − 4) = 10pF 左右。源文件里如果标的是 12pF 或 15pF，先别改，拿万用表量一下实际焊的晶振型号再定。

提示：32.768kHz 晶振的匹配电容对频偏影响比 32MHz 更敏感，低功耗场景下 RTC 走时不准，八成是这里没算对。

2.3 射频前端与天线匹配网络的元件取值

射频输出到天线之间通常有一个巴伦或匹配网络，nrf51822 参考设计里常见的是几个电感和电容组成的 LC 匹配。源文件里这部分元件值不能随便换，换了就得重新用网络分析仪调。读图时确认匹配网络是照参考设计抄的还是自己算的，如果是前者，PCB 阶段严格按源文件的布局走；如果是后者，投板前至少用仿真看一眼 S11。

天线形式也要看清楚：PCB 板载天线、陶瓷天线还是外接 IPEX。板载天线的净空区在原理图上体现不出来，得切到 PCB 看。这一步先记下天线类型，下一章核对布局时重点查净空。

3. 核对 PCB：射频走线、净空区与地层完整性

原理图过关只说明电路逻辑对，PCB 才是决定这块板能不能过认证、能不能稳定通信的地方。nrf51822 的 2.4GHz 射频对布局敏感，源文件里如果射频走线做了 50 欧阻抗控制、天线区留了净空、地层完整，这份设计就有直接参考的价值。核对时按“射频路径 → 天线净空 → 地层 → 调试口”的顺序走，每步都有具体的检查动作。

3.1 50 欧射频走线的阻抗与长度检查

从匹配网络到天线焊盘这一段是射频走线，必须按 50 欧阻抗设计。源文件里如果用的是四层板，射频走线通常在顶层，参考第二层地平面，线宽由板厚和介电常数决定。两层板的话阻抗控制难做，源文件若真是两层板设计，射频走线会短而粗，靠缩短长度来减少损耗。

检查动作：在 PCB 工具里量射频走线的实际长度和线宽，对照板厂的阻抗计算表反推。常见四层板 1.6mm 板厚、FR4 材质，50 欧微带线线宽大约在 0.3mm 上下，具体看叠层。源文件里如果射频走线拐了直角或者打了过孔，这是要改的地方——直角带来阻抗突变，过孔引入寄生电感，能避免就避免。

# 用 Python 粗算微带线阻抗，辅助判断源文件线宽是否合理 # 参数：h 介质厚度(mm)，w 线宽(mm)，t 铜厚(mm)，er 介电常数 import math def microstrip_z0(h, w, t, er): # Hammerstad 近似，适用于 0.1 < w/h < 10 u = w / h a = 1 + (1/49) * math.log((u**4 + (u/52)**2) / (u**4 + 0.432)) + (1/18.7) * math.log(1 + (u/18.1)**3) b = 0.564 * ((er - 0.9) / (er + 3))**0.053 ee = (er + 1)/2 + (er - 1)/2 * (1 + 10/u)**(-a*b) z0 = (60 / math.sqrt(ee)) * math.log(8/u + u/4) return z0, ee z, ee = microstrip_z0(h=0.2, w=0.35, t=0.035, er=4.4) print(f"Z0 = {z:.1f} ohm, eff_er = {ee:.2f}")

这段脚本用 Hammerstad 近似算微带线特征阻抗，h是射频层到参考地的介质厚度，w是线宽，er是板材介电常数。算出来接近 50 欧说明源文件线宽合理，偏差超过 10% 就得在投板前调整线宽或叠层。注意这只是估算，正式投板还是以板厂阻抗计算为准。

3.2 板载天线的净空区与铺铜避让

如果源文件用的是 PCB 板载天线，天线正下方和周围一圈必须净空，不能铺铜、不能走线、不能放器件。净空尺寸取决于天线形式，常见倒 F 天线需要至少 5mm 以上的净空深度，具体看源文件里天线图形的包围框。

检查动作：在 PCB 工具里关掉所有层，只留天线所在层，看天线区域是否有其他网络的铜皮或走线穿过。再打开地层，确认天线正下方的地平面是否被挖空。很多翻车案例是天线下方留了地，射频能量被地平面吸收，通信距离直接砍半。源文件如果净空做得规范，照着保留；如果净空被其他走线侵占，投板前必须挪走。

3.3 地层完整性与过孔缝合的检查点

射频板的地平面完整性比什么都重要。源文件里如果射频区域下方的地平面被信号线割裂，回流路径变长，辐射和灵敏度都会变差。检查时看射频走线正下方的地平面是否连续，有没有被电源走线或差分对切断。

过孔缝合是另一个检查点：地平面之间的过孔要够密，尤其在射频区和晶振区周围。常见做法是沿板边和射频路径两侧每隔 3 到 5mm 打一排地过孔。源文件里如果过孔稀疏，投板前补上不费事，回来再改就得飞线。

这张表可以直接当投板前的自查清单用，逐项在 PCB 工具里过一遍，比凭感觉靠谱。

4. 改成自己的版本：从参考设计到可投板文件

源文件能直接投板的前提是你的需求和它一致。多数情况下要改：换天线形式、加传感器接口、改板框尺寸、换连接器。改的时候守住射频和电源两条底线，其他随便动。这一章按改板顺序走，每步给出具体操作和参数。

4.1 改板框与器件布局时的射频区保护

改板框最容易犯的错是把天线区挤没了。操作顺序是先在 PCB 工具里锁定天线和射频匹配网络的位置，再改板框。锁定方法因工具而异，KiCad 里用“锁定”属性，Altium 里用“锁定器件”。锁定后改板框，天线净空区跟着板边一起裁，确保净空深度不被压缩。

器件布局上，晶振尽量靠近芯片对应引脚，去耦电容紧贴电源引脚，射频匹配网络靠近天线。这三条是硬约束，其他器件往远处放。改完布局后重新跑一遍 3.2 和 3.3 的检查，别改着改着把净空和地平面破坏了。

4.2 替换天线形式后的匹配网络调整

把板载天线换成陶瓷天线或外接 IPEX，匹配网络必须重调。源文件里的 LC 值是按原天线调的，换了天线不调匹配，驻波比变差，发射功率出不去。常见做法是先用矢量网络分析仪测新天线的输入阻抗，再按共轭匹配算 LC 值，没有网分的话至少留出匹配网络的焊盘，投板后手工调。

# 投板文件导出前做一次 DRC 检查（以 KiCad 命令行导出 Gerber 为例） kicad-cli pcb export gerbers project.kicad_pcb -o ./gerber/ # 导出后检查钻孔文件和阻焊层是否齐全 ls ./gerber/ | grep -E "drl|gts|gbs"

导出 Gerber 前跑 DRC 是基本动作，命令里-o指定输出目录，导出后确认钻孔文件和阻焊层都在。参数上不同工具命令不同，核心是投板前把 DRC 清零，尤其是间距和未连接网络两项。

4.3 调试口与测试点的保留策略

SWD 调试口（SWDIO、SWCLK、GND、VCC）在改板时最容易被省掉，省掉之后量产测试和现场排查都麻烦。建议保留至少四个焊盘或一个 1.27mm 排针位，空间紧张就做成半孔或测试点。另外在电源入口和射频输出各留一个测试点，方便量电压和看波形。

注意：SWDIO 引脚内部有上拉，外部不要再加大电阻，否则下载器识别不到目标。

5. 避坑排查：投板回来不工作的五个常见原因

板子回来焊完不工作，先别怀疑芯片坏了。nrf51822 这类射频板的问题八成出在电源、时钟、射频三处。下面五条是按实际排查频率排的，每条按现象、原因、解决写，照着查能省不少时间。

5.1 蓝牙搜不到设备：先查 32MHz 晶振起振

现象是上电后电流正常但手机搜不到广播。原因多半是 32MHz 晶振没起振或频偏过大，芯片跑在内部 RC 上但射频校准不过。解决：用示波器探头（低电容探头）量晶振引脚，看有没有 32MHz 正弦波；没有就查匹配电容是否焊错、晶振是否虚焊。频偏大则按 2.2 的公式重算匹配电容。

5.2 连接距离短：天线净空被铺铜侵占

现象是近距离能连、隔一堵墙就断。原因是天线区铺了铜或走了线，射频能量被吸收。解决：对照 3.2 检查净空，把侵入的铜皮和走线挪走，重新投板。已经投板的板子可以手工刮掉天线区铜皮应急，但一致性差，不建议量产这么做。

5.3 发射时复位或死机：VDD_PA 供电跌落

现象是广播瞬间板子重启或程序跑飞。原因是 VDD_PA 和 VDD 共用细走线，发射电流突变拉低电压。解决：按 2.1 把 VDD_PA 走线加宽、去耦电容靠近引脚，必要时加一颗 10uF 钽电容在电源入口。

5.4 下载器连不上：SWDIO 被复用或上拉冲突

现象是下载器报“目标未响应”。原因是 SWDIO 引脚被配置成普通 IO 或外部上拉电阻过大。解决：确认复位后 SWDIO 未被程序改配置，去掉外部大电阻，检查调试口焊盘是否虚焊。

5.5 低功耗电流偏大：32.768kHz 晶振未起振

现象是睡眠电流比预期高一个数量级。原因是低速晶振没起振，RTC 跑在内部 RC 上，功耗降不下来。解决：量 32.768kHz 晶振波形，查匹配电容和晶振型号是否匹配，必要时换低负载电容的晶振。

6. 进阶验证：用电流波形判断射频与低功耗状态

板子能跑起来只是及格线，能不能稳定低功耗运行才是这类设计的分水岭。我习惯在投板后做一次电流波形验证：用源表或高精度电流探头抓上电到广播、再到睡眠的完整电流曲线，对照数据手册的典型值判断各阶段是否正常。这个方法比看串口打印直观，能提前发现射频匹配不良和低功耗配置错误。

具体操作：电源串一个 10 欧采样电阻，用示波器差分探头量电阻两端电压，换算成电流。上电瞬间看启动电流峰值，广播时看发射电流是否在数据手册范围内（nrf51822 发射电流典型值几 mA 到十几 mA，取决于发射功率设置），进入睡眠后看底电流是否降到微安级。如果发射电流明显偏低，多半是匹配网络没调好，功率没出去；如果睡眠电流偏高，查 32.768kHz 晶振和未关闭的外设时钟。

这张表配合电流波形用，比单看某一个数值有判断力。我一般会把波形存下来，改板前后对比，改了什么、电流变了多少一目了然。

从那以后我每次拿到射频类源文件，都强制先跑一遍电源域和净空检查再动手改，省下来的返工时间远比检查花的多。希望帮到你。

本文还有配套的精品资源，点击获取