做嵌入式显示这几年，我经常被问到同一个问题：为什么不能把MIPI屏直接接到DisplayPort显示器上？答案一句话就能说清楚——两边说的不是同一种语言。MIPI DSI是按屏幕设计的流式信号协议，DisplayPort是按显示器设计的封包链路协议，中间缺一个“翻译官”。IT6152这颗双端口MIPI转DisplayPort 1.4桥接芯片干的就是这个活：把主控的MIPI DSI信号解包、重组，再转换成DP链路输出到标准显示器。

这篇文章不打算给你念datasheet，而是站在硬件工程师和显示驱动开发的角度，把IT6152涉及的带宽计算、硬件设计、固件配置、调试排错、平台适配这几件事掰开揉碎讲一遍。适合正在做RK3588、FPGA、工业设备显示输出的朋友参考，也适合想在MIPI和DP之间搭一座桥、但还没理清头绪的嵌入式工程师。

1. 为什么需要一颗MIPI转DP 1.4的桥接芯片：接口生态里的“翻译官”

1.1 接口不对称带来的现实问题

MIPI DSI在消费电子和工控领域太常见了。手机屏、平板屏、车载屏，甚至很多带屏的智能设备，屏幕端驱动IC基本都是MIPI接口，比如ST7701S这种出货量极大的屏驱芯片，输入侧就是MIPI DSI。主控侧的MIPI接口也很多，瑞芯微、全志、海思、紫光同创FPGA，都能输出MIPI信号。

但标准显示器的生态完全是另一套：DP接口、HDMI接口、Type-C的DP Alt Mode。很多工业触摸一体机、医疗监护设备、自助终端、测试仪器，需要把嵌入式主板接到一台市面上买得到的DP显示器上，这时候主控只有MIPI输出，显示器只有DP输入，就撞上了接口不对称的墙。

IT6152这类的桥接芯片就是为这种场景设计的。它不改变图像本身，只负责把MIPI DSI侧的视频流搬运到DP侧，同时处理好时序、带宽、链路训练这些“交通规则”。

1.2 双端口MIPI到底双在哪里

“双端口MIPI”字面意思是有两个MIPI DSI输入端口。为什么这么设计？因为单端口MIPI在高分辨率下带宽不够用。

以常见配置来说，MIPI D-PHY每个端口通常支持4条数据lane加1条时钟lane。如果单lane速率是1.5Gbps，一个4-lane端口总带宽就是6Gbps。考虑到MIPI DSI有包头、ECC、CRC、blanking这些协议开销，实际有效带宽大概在5Gbps出头。计算一下就知道，1080p60 24bit RGB没问题，但到了4K@60就捉襟见肘了。

双端口的意义在于带宽合并。IT6152内部把两路MIPI信号按设定模式拼成一幅完整画面，相当于把两个4-lane口的吞吐量叠加起来，用8条数据lane的总带宽去支撑更高分辨率。这也是它选择DisplayPort 1.4而不是DP 1.2作为输出的原因——DP 1.2的HBR2四lane有效带宽大约17.28Gbps，配合双MIPI输入可以跑不少高分辨率，但DP 1.4的HBR3四lane有效带宽约25.92Gbps，余量更足，后续升级空间更大。

1.3 桥接芯片内部的工作流水线

理解IT6152这类芯片，不要把它当成一个简单的电平转换器。它内部实际上是一条完整的视频处理流水线：

1. MIPI RX阶段：接收MIPI DSI packet，解析D-PHY高速信号，恢复出像素数据流，处理deskew和lane对齐。
2. 视频处理阶段：对分辨率、时序参数、色深、像素格式做转换和适配。比如MIPI侧送过来的是24bit RGB，DP侧要按这个色深输出，就得在内部做数据格式对齐。
3. DP TX阶段：把处理好的视频流打包成DP的Main Link数据，生成辅助包、时序包，通过AUX通道和显示器做链路训练，并处理HPD、EDID等DP协议内容。

这条流水线是实时搬运的，不是先存一帧再发一帧，所以对带宽匹配的要求非常严格。MIPI侧送进来的平均数据率如果大于DP侧链路能承受的速率，画面就会出现撕裂或者直接黑屏。后面专门用一节讲带宽账怎么算。

2. 先把带宽账算清楚，再谈这颗芯片能跑到多少

2.1 MIPI侧的带宽极限怎么算

很多人只看分辨率和刷新率，但实际传输时还要算上消隐区和协议开销。计算视频原始比特率有一个通用公式：

视频比特率 = H总长 × V总长 × 帧率 × 每像素位数

以1080p60为例，有效像素是1920×1080，但实际一行信号包含HBlank，实际HTotal大约是2200，VTotal大约是1125，帧率60Hz，24bit RGB：

2200 × 1125 × 60 × 24 = 3.564Gbps

这是纯粹的像素数据。MIPI DSI在传输时还有协议开销，通常按10%到15%估算，所以实际需要的lane速率大概是3.9到4.1Gbps。如果使用4条lane，每条lane需要大约1Gbps的实际数据率，1.5Gbps的单lane速率是够的。

再看4K@60。典型4K60时序的像素时钟是594MHz，HTotal取4400，VTotal取2250，帧率60，24bit RGB：

4400 × 2250 × 60 × 24 = 14.25Gbps

这个数字接近15Gbps，单端口4-lane无论1.5Gbps还是2Gbps都扛不住。所以要么上双端口MIPI，要么降低帧率或色深，否则没戏。

2.2 DP 1.4的带宽红利从哪里来

DisplayPort主链路有RBR、HBR、HBR2、HBR3几档速率。DP 1.4引入了HBR3，单lane速率达到8.1Gbps，4条lane理论毛带宽32.4Gbps。不过DP用8b/10b编码，实际有效数据率要打8折，大约25.92Gbps。

对比一下刚才算的4K@60 24bit需要14.25Gbps，DP 1.4的HBR3四lane余量很足，甚至跑4K@120 24bit（约28.5Gbps）也接近临界，配合DSC压缩可以做更高规格。但这里要特别说清楚：DP 1.4的DSC压缩能力是DP host侧和sink侧的能力，桥接芯片未必对视频流做DSC编码。如果IT6152只是把MIPI侧未压缩的视频流转发到DP链路，那DSC的收益在桥接场景里用不上，瓶颈仍然在MIPI输入侧。

所以IT6152这类双端口MIPI转DP 1.4芯片的定位逻辑就很清晰了：DP 1.4输出能力远超MIPI输入能力，只要MIPI侧进得来，DP侧几乎不存在带宽不够的问题。

2.3 一张表判断够不够用

我习惯在做方案选型时先把带宽表拉出来。下面这个表展示了不同分辨率、刷新率下MIPI侧需求的带宽，以及不同MIPI配置能提供的有效带宽：

注意这里没有把DP侧带宽放进来，因为DP 1.4 HBR3四lane的有效带宽是25.92Gbps，上面这些场景都碰不到上限。真正的瓶颈在MIPI侧数据能不能按时搬进来。

提示：选型时一定要看datasheet里MIPI RX支持的lane速率上限。同一个芯片在不同版本或不同封装下，支持的D-PHY速率可能不同。按实际速率而不是纸面标称速率算带宽，更稳妥。

2.4 双端口与DP 1.4如何配合

双端口MIPI输入和DP 1.4输出的配合方式决定了画面能否正确合成。常见的有两种工作模式：

第一种是双端口同步拼接。两个MIPI端口分别传输画面的左半部分和右半部分，或者按像素交错方式轮流传，由IT6152内部把两路数据重新排列成完整画面。这种模式下，两个端口的时序必须同步，不然拼接处会出现一条缝或者画面错位。

第二种是主备端口模式。主端口承接主要视频流，备用端口用于扩展带宽，或者干脆只用一个端口跑低分辨率。有些方案还会把第二个端口用于传输另一路视频源，做双画面输出，但这要看芯片内部是否支持多视频流处理。

配置这种拼接模式时，最容易出问题的是主控侧的DSCP（Display Stream Compression）设置和像素切片方式没对上。AP侧的Dual Channel DSI如果按“左半边+右半边”分发像素，桥接芯片就必须按同样的分割逻辑去还原。两边不一致，画面上半块和下半块就会互换或者出现撕裂。这一块没别的办法，只能一边查AP的显示控制器文档，一边对着IT6152的拼接寄存器文档，把像素分发顺序一项一项核对。

3. 硬件设计：最小系统与PCB上的硬骨头

3.1 最小系统物料清单

搭一颗IT6152的最小系统并不复杂，但有几个关键点不能马虎：

电源是第一位。桥接芯片通常需要多路电压，比如核心电压、IO电压、PHY电压，最好用一颗高效率的DCDC加几颗LDO组成电源树。电源纹波要控制在几十毫伏以内，尤其MIPI和DP的PHY供电，纹波大了直接影响信号质量。

时钟也必须有讲究。一般桥接芯片需要一颗外部晶体或参考时钟，频率按datasheet要求来。晶体旁边该有的负载电容、反馈电阻不能省，布局要贴近芯片的时钟引脚，走线尽量短，不要穿过其他信号。

复位也是个容易被忽略的点。有的设计为了省事，把复位引脚直接接到主控GPIO上，主控上电时序没控制好，芯片还没完成内部初始化就被拉起来，结果就是间歇性不工作。稳妥做法是RC复位电路加主控GPIO双重控制，确保复位信号宽度满足芯片要求。

I2C或SPI配置引脚需要加上拉电阻，地址选择引脚也要留焊盘，方便调试时切换地址。如果设计成外部EEPROM加载固件的方式，要预留一颗SPI Flash的焊盘位，这个后面会单独讲。

3.2 MIPI差分走线：等长、阻抗与“同层挖空”话题

MIPI D-PHY高速信号对PCB走线的要求很明确：差分阻抗100欧姆，数据lane之间、数据lane与时钟lane之间要严格控制等长。

等长的原因是D-PHY是源同步接口，接收端靠时钟lane的沿去采样数据lane。如果某条lane比其它lane长很多，skew就会吃掉建立保持时间的裕量。虽然桥接芯片内部通常有deskew校准机制，能纠正一部分lane间偏移，但PCB上几毫米的误差和芯片内部校准能力是有上限的。我的经验是数据lane之间长度差控制在0.1英寸以内，数据lane相对时钟lane也不超过0.2英寸，这是比较稳妥的工程惯例。

说到“同层挖空”，这个操作在MIPI布线里经常被讨论。所谓挖空，指的是在差分走线下方或连接器焊盘区域，对参考平面做开槽处理。比如走线表层距离参考层太近，为了做出100欧姆差分阻抗，线宽和间距可能需要压得很小，加工一致性变差。有些人会挖掉走线下方的参考铜，让差分线实际面对的参考距离变大，从而放宽线宽线距。

说实话这是非常规操作。挖空参考平面的代价是回流路径变长、抗干扰能力下降，属于用阻抗连续性换噪声裕量。真正要在MIPI场景里处理阻抗问题，优先选择合理的层叠结构，而不是去动参考平面。如果非要做挖空，一定要用场仿真软件验证，并且打样后实测TDR阻抗，不要赌运气。

3.3 DP侧走线与连接器处理

DP侧同样是高速差分信号，主链路四对差分线，加上AUX一对差分线，还有HPD、电源、地。主链路走线和MIPI侧一样要严格做阻抗匹配，DP标准要求主链路差分阻抗100欧姆，AUX差分阻抗也可以按100欧姆处理。

AUX通道是低速双向通信用的，但它承载了EDID读取和链路训练控制，重要性不亚于主链路。AUX走线别和高速主链路贴得太近，避免串扰影响通信稳定性。

HPD是热插拔检测信号，显示器插入时会被拉高或产生脉冲。HPD信号上要按datasheet要求加合适的上下拉，同时留意静电问题。在工业设备里，DP连接器经常暴露在机身外部，插拔频繁，ESD防护必须做。选择ESD保护器件时，结电容要尽量低，高速信号线上建议选0.2pF级别以下的产品，并放在靠近连接器的位置。

如果产品形态是Type-C输出，还要额外处理Type-C的CC逻辑、正反插检测，复杂度会高一截。大多数嵌入式设备还是用标准DP连接器，省心一些。

3.4 层叠、阻抗、ESD与散热

PCB层叠建议直接上6层板，别为了省成本用4层。原因很简单，MIPI和DP都是多对高速差分线，4层板的走线层和参考层分配不够灵活，容易出现跨分割。6层板可以做到：顶层走高速信号，第二层完整地平面，第三层走低速信号，第四层电源，第五层地，底层走剩余信号。这样的结构对MIPI和DP来说舒服很多。

层数定了之后，阻抗设计交给板厂去控制，但你在原理图阶段就要确认差分对类型。MIPI和DP都用100欧姆差分，但注意MIPI D-PHY的共模电压和DP不同，不能把它们当一回事，只是阻抗目标碰巧一致。

ESD器件的选型前面提过，这里补充一点：别在高速线路上用普通TVS。普通TVS结电容动辄几皮法，焊上去之后眼图直接恶化，高速信号会出问题。要用专用低电容ESD阵列，或者直接用连接器内置ESD的方案。调试时如果画面出现雪花点、偶发闪屏，先怀疑是不是ESD件选大了。

散热方面，IT6152这类桥接芯片在跑4K@60时功耗不算低，预留散热焊盘和过孔阵列比较稳妥。工业设备往往是密闭壳子，温升问题比消费电子更突出。打样后记得测一下芯片表面温度，手摸烫不代表一定坏，但超过规格书结温就要重新考虑散热方案。

4. 固件加载与软件配置：让桥接芯片真正跑起来

4.1 I2C/SPI配置入口与寄存器三板斧

IT6152这类芯片一般通过I2C或SPI接口配置内部寄存器。上电之后，第一步永远是确认芯片活着，也就是读芯片ID。配置流程无非三板斧：查ID、写功能开关、回读验证。

用I2C伪代码示意一下：

uint8_t vid = it6152_read(0x00); // 厂商ID寄存器 uint8_t pid = it6152_read(0x01); // 产品ID寄存器 printf("VID=0x%02X PID=0x%02X\n", vid, pid); // 确认ID正确后，按功能需求配置 it6152_write(0x10, 0x03); // 示意：使能MIPI RX和DP TX it6152_write(0x12, 0x01); // 示意：使能DP输出通道

注意具体的寄存器地址和含义必须按官方寄存器手册来，我这里只是把通用的工作流写出来。实际配置时，很多寄存器不是简单赋值，要配合时序操作。比如某些寄存器需要先解锁才能修改，某些配置写入后要触发一次软复位才能生效。这些细节在参考代码里一般都有体现，不要自己瞎猜。

4.2 固件加载机制和最容易踩的坑

很多桥接芯片内部有MCU核心，需要运行固件才能完成MIPI协议解析、DP链路训练这些任务。固件的来源一般有两种。

第一种是外接SPI Flash，上电由芯片自动加载。这种情况下Flash里必须预先烧录好固件，烧录内容要和芯片版本匹配。最容易踩的坑就是Flash里是空的或者固件版本太老。表现很典型：I2C能读到芯片ID，说明芯片本身活着，但DP输出死活不出来，HPD检测不到显示器。排查到这一步，先查固件加载状态寄存器，确认固件是否加载成功。

第二种是Host下载模式，由主控通过I2C或SPI把固件写给芯片。这种模式适合不想外挂Flash的紧凑设计，但问题在于主控需要在上电后及时把固件送进去。如果主控的启动流程卡在别的地方，没来得及下载固件，显示链路自然不通。

我的建议是，量产设计尽量用外部Flash方案，让芯片自启动，减少主控侧的时序耦合。调试阶段则可以先用Host下载模式，方便反复改固件版本。

4.3 EDID、链路训练与HDCP

DP的输出链路和HDMI还不一样，显示器不会自己一插就出画面。DP协议里，source端要通过AUX通道和sink端做链路训练，然后定期读取EDID。链路训练的过程本质上是协商链路速率、lane数、电压摆幅和预加重等级。

在MIPI转DP的场景里，IT6152是作为DP source去和显示器握手的。它需要：

• 检测HPD信号，确认显示器插入。
• 通过AUX读取显示器的EDID。
• 发起链路训练，协商出一组双方都支持的参数。
• 训练成功后开始传输视频流。

这些过程对主控来说通常是透明的，但主控需要配置桥接芯片的状态，确保它也准备好接收MIPI数据。很多“没信号”的现场问题，本质就是MIPI侧信号已经在送了，但IT6152还没和显示器完成链路训练，或者链路训练一直失败。

HDCP是这个环节的另一层变量。如果下游显示器开启了HDCP要求，而桥接芯片没有完成HDCP认证，就会黑屏或者只能降级输出。工控领域很多应用不需要传受保护内容，可以关闭HDCP验证，但必须在固件或寄存器里做明确配置，否则容易误判成硬件故障。

4.4 视频时序参数如何对账

MIPI转DP看起来是接口转换，本质是时序转换。MIPI侧送过来的HTotal、VTotal、HActive、VActive、帧率这些参数，最终要映射到DP侧的视频时序里。两边对不上，画面就会异常。

如果主控配置的时序和IT6152内部寄存器里的期望值不一致，常见现象是：有背光、有信号，但画面偏移、滚动、颜色错乱。尤其HBlank和VBlank的区域设置很重要，DP的时序包要求这些值和MIPI侧保持一致，不能凭空改。

建议在主控侧把时序参数固定用一组标准值，比如CEA标准的1080p60时序，然后桥接芯片的寄存器也按这组时序去配。调试时先别追求花哨的定制分辨率，把标准分辨率跑稳了再改别的。

5. 调试排错：没信号、花屏、闪屏的完整排查链路

5.1 没信号：从电源到HPD再到EDID

“MIPI屏调试没信号”是很多人第一步就撞上的问题，但这里的“没信号”其实分好几种。我排障习惯按下面这个顺序往下捋：

• 先量电源电压和电流。芯片供电正常不等于电源规格到位，瞬态响应差会在上电时掉电压。用示波器看各路电源的斜坡，确认没有异常跌落。
• 再看时钟。用示波器量晶体引脚，理想情况下能看到稳定的正弦或方波。时钟起振了，再查MIPI的时钟lane有没有输出。如果MIPI clock lane一直停在LP状态，说明主控侧压根没启动MIPI发送，问题在主控驱动。
• 然后查IT6152的I2C是否在线，反复读芯片ID和固件状态寄存器。如果芯片ID能读但固件状态不对，回到固件加载问题。
• 再查DP侧HPD信号是否被拉高。显示器没插好、连接器虚焊、HPD上拉电阻不对，都会导致IT6152认为没有设备接入。
• 最后用协议分析仪或示波器抓AUX通道通信，看EDID读取是否成功。如果AUX事务里有大量错误，说明物理层有问题，多半是AUX差分对走线或ESD器件问题。

按照这个顺序排，90%的没信号都能定位到某一层。

5.2 花屏现象分类与deskew calibration

花屏远比没信号难查，因为现象细碎，原因可能横跨MIPI侧、DP侧、时序配置三块。我把常见花屏做了一个简单的分类：

MIPI侧要重点讲deskew calibration。D-PHY协议里，数据lane和时钟lane之间允许存在一定的skew，接收端通过校准机制来处理。桥接芯片内部一般也有这个校准逻辑，但前提是PCB走线不能做得太过分。如果四组数据lane的等长差超过1英寸，靠校准也修不回来，画面就是会花。

碰到横向条纹问题时，先用示波器或逻辑分析仪抓各条数据lane的信号，比对它们的相对延迟。能在硬件层面确认哪条lane偏了，再回到PCB改版。软件侧能做的事情有限，寄存器里开deskew校准、降低MIPI lane速率，可以暂时缓解，但治标不治本。

5.3 实测要测哪里：示波器与协议分析仪

调试这类高速接口，工具准备很重要。示波器带宽建议至少1GHz以上，4GHz更好，否则测D-PHY高速信号看到的波形是过滤后的，容易误判。

需要实测的点和对应目的：

• MIPI clock lane：确认连续或非连续时钟行为，测频率是否和配置一致。这是判断主控MIPI是否真正工作的最快方法。
• MIPI data lane：看眼图和共模电压。D-PHY在HS模式下是低压差分信号，摆幅只有200mV左右。电压摆幅异常，就要查PHY供电和驱动配置。
• AUX差分对：抓双向通信脉冲，看是否存在CRC错误。AUX是低速差分，普通示波器就能看个大概。
• DP主链路：最好用带DP协议分析功能的专业设备，或者用示波器配合DP触发解码软件，抓链路训练的握手过程。

对很多小团队来说，DP协议分析仪价格不便宜。我的替代方案是：先在IT6152的寄存器里把链路训练状态寄存器读出来，看它停留在哪个阶段。链路训练是有状态机的，停在哪个阶段，基本就能判断是电压摆幅协商失败，还是lane数不匹配，还是AUX通信失败。

5.4 两个“看起来是软件问题”的硬件坑

做调试次数多了之后，我发现真正坑人的往往不是协议，而是硬件上的细节。

第一个坑是复位时序不足。芯片上电后内部要跑初始化，如果复位信号释放太早，初始化会被打断，表现就是I2C偶尔能读到ID，但配置写进去不生效，或者DP链路训练时好时坏。把复位信号宽度加长，或者改成复位完成的状态再来操作寄存器，问题立刻消失。

第二个坑是SPI Flash的引脚被复用干扰。很多设计会给Flash留跳线，方便量产时烧录。调试阶段如果跳线帽位置不对，或者Flash的片选引脚悬空，芯片上电加载固件时就会失败，表现同样是不出信号。这个坑最烦人的地方在于，它一会儿好一会儿坏，容易让人误以为是软件时序问题。

所以我的调试铁律是：拿到板子先把所有硬件细节过一遍，不要一上来就怀疑驱动代码。

6. 在不同主控平台上的落地经验

6.1 RK3588这类AP：先问自己为什么不用原生DP

瑞芯微RK3588本身是带DP 1.4输出接口的，这一点要先想清楚。如果你用的是RK3588，第一选择应该直接走芯片原生的DP或HDMI，而不是绕一圈MIPI再转DP。只有在引脚复用冲突、需要多路输出、或者某些底板设计已经固定了MIPI走线的情况下，才值得用IT6152。

如果真的要用RK3588的MIPI输出接IT6152，要注意RK3588的DSI控制器支持Dual Channel模式，可以把两个DSI控制器配成一路双4-lane输出。配置的时候要选择正确的通道映射和像素分割模式，和IT6152的拼接寄存器对齐。另外，RK3588的MIPI输入如果接的是1080i信号，这种隔行信号一般要先做去隔行处理再走MIPI传输，桥接芯片本身通常处理的是逐行信号，不要指望它内部帮你做去隔行。

6.2 FPGA出MIPI：从协议层到物理层的注意点

FPGA实现MIPI DSI是很多人关心的话题，尤其是紫光同创这类国产FPGA平台。有个基本认知要先建立：D-PHY是模拟物理层，普通FPGA的IO不能直接完美对接D-PHY的高速信号，因为电平标准、摆幅、压摆率都不同。

实际可落地的方案有几种。一种是FPGA只做MIPI控制器逻辑，外面挂一颗D-PHY PHY芯片或转接芯片，把FPGA生成的LP/HS控制信号变成真正的D-PHY电平。另一种是选用带MIPI D-PHY硬核的FPGA型号，但这类资源并不是所有国产FPGA都标配，要查选型手册确认。

把FPGA输出的MIPI接到IT6152时，有一个细节容易被忽略：MIPI时钟lane有连续和非连续两种模式。很多FPGA IP核默认输出的是非连续时钟，也就是在blanking期间停钟；桥接芯片的MIPI RX如果能容忍非连续时钟，就没问题，如果不能，就要强制FPGA输出连续时钟。这个配置如果没对上，症状是画面大体正常，但偶尔闪一下或者花屏，查起来很费劲。

6.3 工业设备：裕量、老化与生产测试

嵌入式工业设备的环境和消费电子完全不同。温度范围、湿度、振动、电源波动，都会影响高速信号稳定性。IT6152这类桥接方案在工业设备里用，我一般会额外做三件事：

第一件事是信号裕量的验证。量产不可能每块板子都调到最优，PCB加工公差会让阻抗漂移。在设计时就要留出足够的margin，比如MIPI单lane速率能配2Gbps就别压着1.5Gbps的极限跑，选择更保守的速率档。

第二件事是老化测试。高速接口最怕隐性缺陷，比如虚焊、ESD器件参数漂移。新品导入阶段至少做几十小时的连续播放老化，画面没有偶发闪屏才算过关。

第三件事是生产测试步骤固化。产线不能只测“能点亮”，要测一轮完整的EDID读取、链路训练速率回读、长时间跑花屏测试画面。把这些测试步骤写进生产治具程序里，能省掉后面大量的售后返修。

做这类接口桥接方案，我最大的体会是：问题很少出在芯片本身，大部分翻车现场都源于接口两侧的带宽和时序没有对齐。拿到IT6152的第一天，先别急着焊板子，先拿起计算器把MIPI侧能提供的带宽算明白，再决定跑什么分辨率。这一步想清楚了，后面所有的事情都会顺很多。