目录

前言

一、半导体基础知识

1.1 PN结

1.2 二极管

1.2.1 开关二极管

1.2.2 肖特基二极管

1.2.3 快恢复二极管

1.2.4 稳压二极管

1.2.5 TVS

1.3 三极管

1.4 场效应管

1.4.1 结型场效应管

1.4.2 绝缘栅型场效应管

耗尽型管

1.4.3 应用

市面占比

MOSFET应用

二：组合电路分析

2.1 双接口供电自动切换电路

前言

我们进行电路设计的时候，二极管、三极管、场效应管这些是除了电阻电容以外，用的最多的器件了。本文是一个笔记，会先记录每种半导体器件的基础知识，然后结合产品中实际电路进行分析。基础知识部分不过多涉及到具体原理，只说明正常使用需要的知道的知识点。

内容会继续更新，对半导体知识点了解的同学直接看第二章。

一、半导体基础知识

1.1 PN结

PN 结就是 P 型半导体和 N 型半导体 “挨在一起” 形成的带电薄层，是二极管、三极管、MOS 管、集成电路的核心基础。

N 型半导体：掺了杂质，多出来很多自由电子（带负电）。

P 型半导体：掺了杂质，多出来很多空穴（相当于带正电）。

把它们紧密结合，就成了 PN 结。

不接外部电压时，PN 结内部的扩散运动和漂移运动形成动态平衡，整体不产生电流。

外接正向电压（P 正、N 负），耗尽层变窄，加剧扩散运动，减弱漂移运动。此时扩散运行形成电流，称PN结导通。正向电压只有大于一定值（导通电压），才能形成可观测的电流。正向电压越大，扩散运行形成电流的电流越大，电流超过界限，PN 结损坏。

外接反向电压（P 负、N 正），耗尽层加宽，加剧漂移运动，减弱扩散运动。因为漂移运动是少子参与，数目极少，所有的少子一起进行漂移运动，形成的电流也忽略不计。故称反向截止。但当外接反向电压达到一定值，会击穿PN 结，造成损坏。

PN 结具有结电容，一般是PF级，低频率时，结电容作用忽略不计。高频时，不可忽略，结电容影响PN 结外在特性。

1.2 二极管

PN 结封装起来，形成二极管，因为封装工艺和PN 结的P区和N区的浓度、体积不同，形成了多种类型的二极管。

因为二极管是由PN 结封的，所以，所有PN 结的特性，二极管都有。

二极管伏安特性曲线如图。

• Uon：导通电压，一般，硅二极管为0.7V，锗二极管为0.2V。由于封装特性，二极管导通电压会大于单纯PN结的导通电压。
• If：最大平均正向电流，图中未体现，超过此值会二极管损坏
• Is：反向电流，漂移运动形成的忽略不计的电流。
• Ubr：反向击穿电压，当反向电压超过此值，二极管会被反向电压击穿，失去反向截止的能力，故接下来的电流会迅速升高。
• Ur：最大反向工作电压，一般是Ubr的一半，图中未体现，超过此值，二极管会损坏，实际中不要超过此值。

以下是常见的具体类型二极管

1.2.1 开关二极管

这是一类导通 / 截止速度极快的二极管，专门用来做电子开关。具有结电容小、电流小，反向耐压低的特点。此类二极管最重要的应用是开关时间极短ns 级，反向恢复时间极短。

开关时间极短指的是外部电压从正向电压突然改变为反向电压，对二极管来说，也就是从导通到截止，二极管这个过称所用的时间。普通二极管要几微秒～几毫秒，开关二极管几纳秒。

反向恢复时间是指，外部电压从正向电压突然改变为反向电压时，正向电流需要消失，恢复到反向截止工作状态的时间。时间等同于开关时间。反向恢复时间长，“漏电” 的时间长，高频下发热严重。

作用：单片机 IO 口保护、信号逻辑电平转换

1.2.2 肖特基二极管

这是一类由金属加半导体形成的结封装起来的，具有正向压降很低（0.2~0.4V）、开关速度极快（比开关二极管还快）、反向耐压很低的特点。

肖特基二极管性能优于开关二极管，同时还具有正向压降低、正向电流很大的特性，更适合高频电源。

作用：DC‑DC 开关电源续流、电池防反接、高频电源整流、正向低压大电流。

1.2.3 快恢复二极管

是一种普通二极管的高速版，速度比普通整流二极管快很多，但比开关二极管慢一点，耐压大。

作用：因为耐压大，可以做高压电源整流，高压开关。

1.2.4 稳压二极管

它是专门工作在反向击穿区、用来稳定电压的二极管。普通二极管反向电压大过击穿电压就击穿烧坏。而稳压二极管故意让它反向击穿，但不会坏，而且两端电压保持稳定不变。

此二极管有一个反向工作电流区间。[Imin Imax]。当反向电流低于Imin，稳压效果变坏，甚至不稳压。当反向电流高于Imax，会因为结温升高而损坏。当反向电流在这个区间，无论多大，二极管的反向电压始终稳定在反向击穿电压。

作用：产生稳定参考电压、IO 口、端口过压保护、电平钳位、防静电。

1.2.5 TVS

中文名是瞬态电压抑制二极管，也工作在反向击穿区，只不过一般不工作。它的反向击穿速度极快，稳压二极管反向击穿速度是us级，而TVS是ps级。TVS的承受功率还很大，能到几千瓦。

当遇到高压尖峰（静电、雷击、插拔干扰）能瞬间导通，把电压钳位在安全值，把多余能量泄放掉。尖峰过去后自动恢复不工作状态，不会损坏。

作用：保护芯片、端口、防浪涌

以上就是常见二极管的作用，这些二极管的功能有很多重叠部分，实际考虑成本去搭配使用。

1.3 三极管

三极管（Transistor）是一种半导体器件，用于放大或开关电子信号。它由三层半导体材料构成，分为NPN和PNP两种类型，核心功能是通过小电流控制大电流。三极管由三个电极和两个PN结组成，无论是PNP还是NPN，都符合下列特征。

• 发射极（Emitter）：掺杂浓度高，负责载流子的发射。
• 基极（Base）：极薄且掺杂浓度低，控制载流子的传输。
• 集电极（Collector）：面积较大，收集载流子。

三极管结构图如图所示：

以NPN为例分析。

三极管的工作特性永远都是发射极多子扩散到基极，形成发射极电流IE；因为基极浓度很低，少部分于基极少子复合形成基极电流IB；大部分都继续扩散到集电极形成集电极电流IC。

故有IE = IB + IC。下面进行一些特殊情况分析，只分析主导作用的多子的影响。

输入特性曲线分析

• Uce = 0：此时相当于集电极和发射极短路，三极管退化成二极管，只要Ube > Uon就二极管导通形成电流，IB = IC + IE
• Uce > 0：当Ube > Uon时，此时除了动态平衡外，发射极的多子扩散到基极和基极少子复合形成电流IB，另外一部分继续扩散到集电极形成电流IC。IE = IB + IC。因为相比Uce = 0，少了一个集电结，所以导体电压要加大。
• Ube > Uon 且为定值，加大Uce会增大除了动态平衡外发射极扩散到基极的多子继续扩散到集电极，导致IB减小，IC增大，但当Uce增大到Ube值继续增大，会因为发射极扩散到基极的多子有限，而无法继续增大IE。

输出特性曲线分析

• IB = 0：代表此时，Ube < Uon，除了动态平衡外，发射极没有多子扩散到基极，就更没有多子继续扩散到集电极，从而IB = 0，从而无论Uce多大，IC = 0。这种工作状态称为截止区
• IB > 0：代表此时，Ube > Uon，除了动态平衡外，发射极有多子扩散到基极，形成电流IB，剩余多子继续扩散到集电极，形成电流IC，当Uce增大，IC增大，此时工作状态称为饱和区；当Uce增大到Ube，即Uc > Ub，继续增大，会因为发射极扩散到基极的多子有限，而无法继续增大IE。此时工作状态称为放大区。
• 在放大区内，有IC = A* IB，IE = （1+A）*IB。A为放大系数，直流和交流下，该系数几乎相等

因为晶体管有PN结电容存在，高频下，特征会发生改变。除此之外，有一些参数需要了解。

最大集电极耗散功率Pcm：定义为Pcm = Ic*Uce，超过此值，三极管损坏

最大集电极电流Icm：当Ic增大到使放大系数A发生变化时（减小）的Ic称为Icm，实际中避免超过此值。

还有三个反向击穿电压，实际中加入电压不能超过此值。

1.3.1 实际应用

以NPN为例，实际应用电路如下图所示，其中 V1 作为控制信号，Vcc是驱动电源，Uc或Ue作为下级电路的驱动源。

当V1输出低电平，也就是0V时，此时，UB约等于UE，三极管截止，UC等于VCC，这个工作状态很简单。

当V1输出高电平，此时，UB大于UBE，三极管导通。此时会满足以下公式

当基极电阻R1很大时，会导致基级电流Ib很小，此时集电极电流 Ic 最大为 A* Ib ，所以 Ic也会很小，那么此时Uce就必须有一个较大的值，此时三极管也就工作在放大区（线性区）。

这种时候三极管一般用于模拟运用，应用场景为LDO、信号放大器或PWM 调光等。此时需要精准调节Ib，来使系统正常工作。

以上这种功能都集成为具体的模拟芯片了，一般不会自行使用三极管设计。

当基极电阻R1变得非常大，会导致基级电流Ib非常小，此时也就进入了截止区，此时三极管相当于一个断开的开关，和集电极与发射极之间不导通类似。

当基极电阻R1很小时，会导致基级电流Ib很大，Ic也就能很大，外部电路能提供的最大电流Ic有限，达不到理论在放大系数 A*Ib 下的值。此时三极管就进入了饱和区（换句话说，若外部电路能提供的最大电流Ic能达到 A*Ib ，那么还是放大区）。此时Uce几乎为0（实际是0.2V左右）。

这种工作状态用作开关应用，也是最常见的应用，市面上的通用小信号三极管绝大多数也用于饱和开关工作。

当基极电阻R1变得非常小，会导致Ib仅受限于驱动源内阻和基区体电阻，可能瞬间达到数百 mA 甚至安培级。超过三极管极限，从而烧坏三极管，所以必须合理控制基极电阻R1​​​​​​​。

1.3.2 基极电阻的计算

当处于饱和区时有：

三极管在放大区中 Ic = A* Ib，退到饱和区的话，Ic 会远小于A* Ib，输出特性曲线可以看出这一点。但是此时 Ic 依旧受到 Ib 的影响，此时不妨设 Ic = β* Ib。参数 β 是强制饱和倍数，按经验值选10~20。

将以上信息带入公式得到：

接着去期间手册查找三极管的最大基级电流Ib，有可能没有明确给出，需要去看图表得知，一般保持10mA以下即可，最大不超过20mA，计算得：

下面给出一个数据来计算，当三极管用于开关时，此时Vcc为3.3V，R2为4.7K，R3为0。参数 β 选为10，Ube为0.7V，导通时V1约为3.3V。

计算得到R1需小于37K，需大于0.26K。实际使用选510R合理

1.4 场效应管

场效应管（Field-Effect Transistor，FET）是一种利用电场效应控制电流的半导体器件。它仅靠半导体中的多数载流子导电，称为单极性晶体管。场效应管的主要分为结型场效应管（JFET）和绝缘栅型场效应管（MOSFET）

1.4.1 结型场效应管

结型场效应管有P沟道和N沟道两种类型。

N沟道类型的就是在一块N型半导体上制作两个高掺杂的P区，两个P区连接在一起形成栅极（G）、N型半导体的两端分别引出电极，一个称为漏极（D）、另一个称为源极（S）。

P沟道类型的就是在一块P型半导体上制作两个高掺杂的N区，两个N区连接在一起形成栅极（G）、P型半导体的两端分别引出电极，一个称为漏极（D）、另一个称为源极（S）。

无论是P沟道还是N沟道，管子内都有两个耗尽层，也就是说有两个PN结，结型场效应管设计的工作场景是PN结截止，PN结导通会极易烧毁场效应管。

以N沟道类型分析。

先另Uds = 0

• 当Ugs = 0：不加外部电压，场效应管内部动态平衡。
• 当Ugs < 0：PN结截止，耗尽层加宽，d、s之间的导电通道变窄
• 当Ugs减小到Ugs_off：耗尽层继续加宽直至充满内部，d、s之间的导电通道消失。
• 继续减小Ugs：更加稳固上一个状态。

当Ugs_off < Ugs < 0时

• Uds > 0：因为存在导电通道，Uds越大，产生电流Id越大，但因为增大Uds，导致D点电势比S点电势高，对于PN结来说，越靠近D点，PN结截止电压越大，从而耗尽层越宽。也就说越靠近D点，导电通道越小。
• Uds = | Ugs_off | - | Ugs |：当继续增大Uds，直至使得Ugd = Ugs_off，此时在D点附近耗尽层相接，导电通道消失。但此时电流Id不会消失，而是感受到了巨大的电阻。
• 当Uds继续增大，此时导电通道消失区域增大，电流Id受到的阻力进一步增大，但因为Uds增大，加强了电流Id的驱动，两种趋势抵消，从而使电流Id不变。此时想继续增大Id，唯有增大Ugs，来减弱PN结截止程度。

输出特性曲线输下：

夹断区就是Ugs < Ugs_off的场景，此时电流Id几乎为0；可变电阻区就是Uds < | Ugs_off | - | Ugs |的场景，此时增大Uds，电流Id明显增大；

恒流区就是Uds > | Ugs_off | - | Ugs |的场景，这也是结型场效应管正常的工作区间，此时增大Uds，电流Id不变，电流Id由Ugs决定，Id = B * Ugs。B是控制系数，称为低频跨导。

Uds增大到一定大小，会击穿场效应管，造成损坏。另外在以上过程中，如果Ugs大于0，会导致Id急剧增大，从而烧毁场效应管。Ugs = 0时的恒流区产生的电流Id是场效应管正常工作能承受的最大电流，称为饱和漏极电流Idss。

理论上。在结构上源极 S、漏极 D 是几何对称的，S、D 互换也能工作。也就是说电流能从D流向S，也能设计成从S流向D。但设计的正常工作电流是从D流向S，长时间稳定工作不建议更换流向。

1.4.2 绝缘栅型场效应管

绝缘栅型场效应管也称MOSFET，它的栅极与源极、栅极与漏极之间采用SiO₂绝缘层隔离，不是 PN 结。这导致它的栅极与源极之间的电阻比结型场效应管大得多。

MOSFET有四种类型，分为N沟道增强型管、N沟道耗尽型管、P沟道增强型管、P沟道耗尽型管。

N沟道增强型MOS管结构示意图如图所示。它以一块低掺杂的P型硅片为衬底，利用扩散工艺制作两个高掺杂的N*区，并引出两个电极，分别为源极s和漏极d，半导体上断制作一层SiO2绝缘层，再在SiO2之上制作一层金属铝，引出电极，作为栅极g。通常将衬底与源极接在一起使用。这样，栅极和衬底各相当于一个极板，中间是绝缘层，形成电容。

注意SiO2绝缘层是上面一个平面，两个PN结不是。

当Uds = 0时

• Ugs = 0时：漏源之间不存在导电沟道，因此即使漏-源之间加电压，也不会有漏极电流。
• Ugs > 0时：g极金属层将聚集正电荷， 它们排斥P型衬底靠近SiO2一侧的空穴，使之剩下不能移动的负离子区，形成耗尽层（PN结的耗尽层一般是一半正离子区、一半负离子区）。当Ugs增大时，排斥了更多的SiO2一侧的空穴，耗尽层增宽。另一方面，g极金属层聚集的正电荷将衬底的自由电子吸引到耗尽层与SiO2绝缘层之间，形成一个电子薄层，搭出一条 “临时小沟道”，接下来继续吸引源极 N 区的自由电子，最终形成类似N型半导体层（多子都是自由电子），称为反型层。这个反型层就构成了漏一源之间的导电沟道。使沟道刚刚形成的栅-源电压称为开启电压Ugs_th。整个过程中，由于SiO2的存在，g极电流始终为零。Ugs愈大，反型层愈厚， 导电沟道电阻愈小。

当Ugs > Ugs_th时

• Uds > 0：因为此时存在导电通道，Uds越大，产生电流Id越大，但因为增大Uds，导致D点电势比S点电势高，对于反型层来说，越靠近D点，与g极之间的电压差越小，该点对电子的吸引能力越弱，从而反型层变窄。也就说越靠近D点，导电通道越小。
• Uds = Ugs - Ugs_th ：当继续增大Uds，直至使得Ugd = Ugs_th，此时在D点附近反型层消失，导电通道消失。但此时电流Id不会消失，而是感受到了巨大的电阻。
• 当Uds继续增大，此时导电通道消失区域增大，电流Id受到的阻力进一步增大，但因为Uds增大，加强了电流Id的驱动，两种趋势抵消，从而使电流Id不变。此时想继续增大Id，唯有增大Ugs，来扩宽反型层。

输出特性曲线输下：

夹断区就是Ugs < Ugs_th的场景，此时电流Id几乎为0；可变电阻区就是Uds < Ugs - Ugs_th的场景，此时增大Uds，电流Id明显增大；

恒流区就是Uds > Ugs - Ugs_th的场景，这也是MOSFET正常的工作区间，此时增大Uds，电流Id不变，电流Id由Ugs决定，Id = B * Ugs。B是控制系数。

Uds增大到一定大小，会击穿MOSFET，造成损坏。MOSFET也有正常工作下允许的最大电流，要避免超过此电流。

耗尽型管

耗尽型管是在制造时，在SiO2绝缘层中掺入大量正离子，那么即使Ugs=0，在正离子作用下也存在反型层，即漏-源之间存在导电沟道。只要在漏-源间加正向电压，就会产生漏极电流。并且，其实在怎加Ugs，反型层变宽，导电沟道变大；反之Ugs为负时，反型层变窄，沟道电阻变大。而当Ugs减小到一定值时，反型层消失， 漏-源之间导电沟道消失。此时的Ugs称为夹断电压Ugs_th。

所有类型工作曲线如下：

1.4.3 应用

市面占比

市面上几乎都是绝缘栅型场效应管，绝缘栅型（MOSFET）通吃了几乎所有场景，结型（JFET）只留在极小众的应用里，绝缘栅型优势如下：

1. 栅极绝缘 → 驱动极省、功耗极低

• MOSFET：栅极是SiO₂ 绝缘层，输入阻抗接近无穷大，几乎不取电流，数字电平直接就能驱动。
• JFET：栅极是PN 结，必须反偏，有漏电流，驱动电路更麻烦、静态功耗更大。

2. 有「增强型」，天生适合做数字电路

• MOSFET 有增强型：Vgs=0 时关断，完美适配 0/1 数字逻辑。
• JFET 只有耗尽型：Vgs=0 时导通，用来做开关、CPU、逻辑门非常别扭。

3. 工艺能高度集成 → 撑起整个芯片行业

现代 CPU、MCU、Flash、SoC 全是CMOS 工艺（NMOS + PMOS），JFET 没法做 CMOS，集成度、成本、尺寸完全打不过。

4. 功率性能碾压，适合电源、电机、快充

功率型 MOSFET 导通电阻极低、开关速度快、耐压电流范围极宽，从手机快充到电动车、服务器电源，全是 MOSFET 的天下。JFET 功率弱、耐压低，基本进不了功率市场。

MOSFET应用

我们平时工程中看到的MOSFET原理图如下，多了一个从源极到漏极的二极管。

这个二极管并不是工程师额外焊接上去的，它是 MOSFET天生自带的寄生体二极管，是半导体结构的一部分，所有功率 MOSFET 都有。

在前面的结构图可以看出，MOSFET的S极与衬底、D极与衬底之间会形成PN结，但我们知道衬底必须和源极 S 短接，说明S极与衬底间的PN结始终动态平衡，PN结两端不会有压差。但D极与衬底之间形成的PN结会形成一个二极管，也就是原理图中的这个二极管。

在前面所有的分析中，只要Uds大于零，这个体二极管截止，不会产生影响。接下来分析一下Uds小于零的情况。

• Ugs < Ugs_th：此时不会形成导电通道，当Uds < Uds_on，此时体二极管导通，电流从s极到衬底到D极流出
• Ugs > Ugs_th：此时D、S间形成导电通道，当Uds < Uds_on，此时体二极管导通，电流有两条路径，一条是从s极到衬底到D极流出，还有一条是从s极到导电通道到D极流出。

反向导通特性如下：

二：组合电路分析

2.1 双接口供电自动切换电路

这是微雪的一个开发板《ESP32-P4-Module-DEV-KIT》上的供电设计电路，我们拿来分析一下。

开发板共有两个USB供电接口，分别为USB0_5V和USB1_5V，这些电路的作用是无论哪个USB供电，都实现自动切换，且防止对另一个USB接口的电流倒灌。

AO3401是一个增强型P沟道MOSFET，下图是漏极电流和栅源电压的关系。

LMBT3906DW1T1G是两个PNP三极管的集合，下图是CE间饱和压降和BE间饱和压降的参数

现在我们来分析一下工作状态。当USB0_5V接入4.9V（实际电脑的USB接口电压会略低于5V）

先看U3

E2电压就是4.9V，B2和C2一开始通过R12下拉为0V，Ueb远大于导通电压，故发射极与基极饱和导通，Ib2 和 Ic2 的和小于4.9V/10K，Ib2 + Ic2 < 0.49mA。此时Veb几乎等于最小值，也就是0.65V。也就是说此时B2和C2拉高到4.9 - 0.65 = 4.35V，从而B1 = 4.35V。

再看Q2

当D极电压为4.9V，MOSFET体二极管导通，S极电压大致拉高到4.9 - 0.7 = 4.2V。此时G极通过R14下拉为0V，Ugs远小于导通电压Ugs_th，故MOSFET导通，MOSFET的DS间导通电阻极小，不大于100mR，故此时S极进一步上升到等于D极电压4.9V。

综合分析

当Q2的S极为4.9V，那么U3的E1也为4.9V，因为此时B1 = 4.35V，故三极管导通，因为R14有51K，故Ic1小于4.9V/51K，Vce几乎为0，故C1电压为4.9V，那么此时Q2的G极也就是4.9V，Ugs = 0，MOSFET截止，S极电压下降，那么U3的E1也要下降，那么该三极管截止，C1就断开，重新被R14下拉到0V，那么MOSFET又导通了。

这些过程都瞬间发送，不可能存在这个矛盾，所以整体会寻求一个平衡点。从图中看，Ugs_th为-1.3V，MOSFET导通，此时刚好导通，S极就估计为低于D极0.1V，也就是为4.8V，G极要小于4.8 - 1.3 = 3.6V。此时三极管的Uec = 1.3V，因为Ic1几乎为0，没有能力再去驱动C1下降，故C1就保持在3.7V。这样就平衡了。

右侧先看U5

经过左侧电路，VCC为4.8V，E1就是4.8V，B1通过R21下拉为0V，饱和导通，同理B1被上拉到4.8 - 0.65 = 4.15V，这么看，同理C1会等于E1为4.8V。

继续看Q5

MOSFET的S极为4.8V，G极等于C1为4.8V，Ugs = 0，MOSFET截止，D极为0V。整体不矛盾，那就合理。

实际中我也测量了以上各点电压，来看看理论和实际的区别

可以看出只要理论正确，和实际的区别会非常小。要说明一下，以上电压都是无负载估价情况下的，当开发板工作，驱动电流增大，各路电压应该都会下降。

因为两个电路是对称设计，换一路供电，结果一样。可以得知不管哪路供电，都不会对另一路的供电接口产生影响。如果两个电路同时供电，各点电压驱动能力更强。

一般下拉电阻范围为4.7K~10K，那为什么R14和R22电阻选的很大，按上面分析，如果R14变小，集电极电流Ic1就会增大，驱动C1下降能力增强，从而Q2的S极电压下降。这会导致输入电压损耗比较大。当然也不能把R14变的非常大，因为三极管和MOSFET都有结电容，按时间常数为RC来看，电阻越大，跳变沿时间越久，就会降低电路开关速度。