想必大家对create_generate_clock这个命令熟悉的不能再熟悉了，然而，在真正做实际项目的时候，会出现各式各样的问题，比如在report timing时，generate clock路径不是我们预想的，source latency丢失等等，今天小编就跟大家重点聊聊source latency丢失的情况。

首先，在工具里会报如下warning：

图1 source latency丢失warning

接下来，我们就来看看哪些case会导致source latency丢失。

Case 1：timing arc被打断，导致clock无法正确传输下去；

电路图以及相关约束如下图2，3所示：

图2 case1 电路结构