1. 从一次炸机说起PMOS缓启动到底难在哪几年前做一款工业控制板输入端是24V直流后级挂了一堆大容量电解电容总容量大概2200uF。当时想着用一颗PMOS做高边开关配合RC网络做缓启动电路简单成本低理论上上电时栅极电压慢慢往下拉PMOS逐渐导通输出电容慢慢充电冲击电流应该能压住。结果第一次上电测试输入端保险丝直接炸了PMOS的S极和D极之间测出来已经短路。拆下来一测管子报废。后来用示波器抓波形才看明白问题所在栅极电压确实在慢慢下降但漏极电流并不是跟着栅极电压线性上升的而是在某个区间突然冲上去输出电流尖峰达到了将近30A远超保险丝额定值。这个现象就是典型的米勒平台效应在缓启动电路里捣乱。PMOS缓启动电路看起来简单——一颗管子加一个RC但真正要做好必须搞清楚三件事PMOS的导通过程到底怎么走的、米勒平台在缓启动场景下为什么特别危险、RC参数怎么算才能既压住冲击又不影响正常功能。这篇内容就是围绕这三个问题展开把我在实际项目中踩过的坑、测过的波形、算过的参数都摊开来讲。不管你是刚接触PMOS开关电路的新手还是已经做过几版电源软启动的老手应该都能从中找到有用的东西。2. PMOS导通截止过程拆解米勒平台是怎么冒出来的2.1 从栅极电压到漏极电流的完整链路要理解米勒平台得先把PMOS的导通过程拆开看。以高边开关为例PMOS的S极接输入电源正端D极接负载G极通过电阻分压网络控制。当栅极电压从输入电压附近往下拉的时候PMOS经历四个阶段第一阶段截止区。栅源电压Vgs的绝对值还没到阈值电压|Vth|沟道没形成漏极电流几乎为零。这时候输出电容上的电压还是零PMOS的D极和S极之间承受全部输入电压。第二阶段恒流区饱和区。Vgs超过阈值之后沟道形成PMOS开始导通。但这时候Vgs还比较小沟道电阻大漏极电流被限制在一个较低的水平。输出电容开始充电D极电压逐渐上升。第三阶段米勒平台区。这是最关键的一段。当D极电压上升到接近输入电压减去|Vth|的时候PMOS进入米勒平台。此时栅极电压几乎不变但漏极电流维持在一个较大的值输出电容继续充电。栅极电压被“钉”在某个平台上因为栅漏电容Cgd也就是米勒电容在这个阶段需要吸收大量电荷。第四阶段完全导通区。D极电压接近输入电压Vgs达到足够大的值PMOS完全导通沟道电阻降到Rds(on)级别漏极电流由负载决定。米勒平台之所以危险是因为在这个阶段PMOS同时承受较大的漏源电压和较大的漏极电流瞬时功耗很高。如果缓启动设计不当PMOS可能在米勒平台区停留时间过长导致结温飙升最终热击穿。2.2 为什么缓启动场景下米勒平台特别致命在普通的开关应用中米勒平台只持续几十到几百纳秒功耗虽然高但总能量小管子扛得住。但在缓启动场景下我们刻意让栅极电压缓慢变化米勒平台的时间被拉长到毫秒甚至几十毫秒级别。这就出问题了。举个例子假设输入24V输出电容2200uF目标缓启动时间10ms。如果PMOS在米勒平台区停留了5ms期间漏源电压从24V降到2V漏极电流从0升到10A平均功耗大约(242)/2 × 10/2 ≈ 65W。5ms的65W脉冲对于一颗SOT-23封装的PMOS来说热阻大概200°C/W温升直接爆表。更麻烦的是米勒平台期间栅极电压几乎不变意味着PMOS的沟道电阻也不变漏极电流完全由输出电容的充电需求决定。如果输出电容很大充电电流就大PMOS的功耗就更高。这就形成了一个正反馈电容越大充电电流越大米勒平台功耗越高管子越容易炸。2.3 米勒电容Cgd在缓启动中的双重角色米勒电容Cgd在缓启动电路里扮演了两个矛盾的角色。一方面它确实是米勒平台效应的根源让栅极电压在某个区间被“拖住”另一方面它也是缓启动能够实现的关键——如果没有Cgd栅极电压的变化会更快缓启动效果反而不好控制。在实际设计中我们通常会在栅极和源极之间并联一个电容Cgs用来增加栅极总电容延长缓启动时间。但Cgd的存在会让栅极电压的变化非线性尤其是在米勒平台区栅极电压几乎不随外部RC网络的充电过程变化。这就导致一个常见问题按照RC时间常数算出来的缓启动时间和实际测出来的完全对不上。我实测过一组数据PMOS型号AO3401输入12V输出电容470uF栅极电阻10kΩ栅源电容100nF。理论上RC时间常数1ms但实际输出电容充满用了将近8ms。原因就是米勒平台把栅极电压“卡”住了外部RC网络充了半天电栅极电压就是不动直到米勒电容充够电荷才继续下降。3. RC参数计算从理论公式到实际修正3.1 基础RC时间常数的局限大多数资料在讲PMOS缓启动时都会给一个简单的RC时间常数公式t R × C其中R是栅极上拉电阻C是栅源电容。然后告诉你缓启动时间大约是3到5个时间常数。这个公式在理想情况下没错但它忽略了一个关键因素米勒电容Cgd的影响。实际上栅极总电容Ciss Cgs Cgd。在米勒平台区Cgd会被放大(1 gm × Rds)倍等效到栅极的电容可能比Cgs大几十倍甚至上百倍。这意味着如果你只按Cgs来算RC时间常数实际缓启动时间会比理论值长很多。正确的做法是分两段计算第一段是从栅极电压开始下降到进入米勒平台这段时间由R × (Cgs Cgd)决定第二段是米勒平台区这段时间由R × Cgd × (1 gm × Rds)决定。两段时间加起来才是真正的缓启动时间。3.2 栅极电阻R的选取逻辑栅极电阻R的选取需要平衡三个因素缓启动时间、米勒平台功耗、以及正常关断速度。R越大缓启动时间越长米勒平台停留时间也越长PMOS功耗越高。R越小缓启动时间越短冲击电流越大但米勒平台功耗越低。所以R的选取本质上是在“冲击电流”和“管子功耗”之间找平衡点。我的经验值是对于输入12V到24V、输出电容100uF到1000uF的场景R取10kΩ到100kΩ比较合适。如果输出电容超过1000uFR可以适当加大到200kΩ但必须同时考虑PMOS的散热能力。还有一个容易被忽略的点R的功率。缓启动过程中R上承受的电压是输入电压减去栅极电压最大可能接近输入电压。如果输入24VR取100kΩ那么R上的功耗最大约24²/100k 5.76mW用0402封装就够了。但如果R取10kΩ功耗就是57.6mW最好用0603或0805封装。3.3 栅源电容Cgs的选型与实测修正Cgs的选取主要看缓启动时间要求。按照经验公式缓启动时间t ≈ 3 × R × Cgs。比如要10ms缓启动R取10kΩ那么Cgs大约需要330nF。但实际选型时Cgs不能太大。原因有两个一是Cgs太大会导致关断速度变慢如果负载需要快速断电Cgs会拖后腿二是Cgs太大会增加栅极驱动电路的负担如果前面有光耦或者三极管驱动可能驱动能力不够。我通常的做法是先用理论公式算一个初值然后在实际电路上测波形根据米勒平台的实际持续时间来修正。如果米勒平台时间太长就减小R或者Cgs如果冲击电流太大就增大R或者Cgs。下面这张表是我在实际项目中总结的几组参数搭配供参考输入电压输出电容栅极电阻R栅源电容Cgs实测缓启动时间峰值冲击电流12V220uF47kΩ100nF6.2ms3.8A12V470uF100kΩ220nF15.8ms4.2A24V470uF100kΩ100nF9.5ms6.1A24V1000uF220kΩ220nF22.3ms7.5A24V2200uF470kΩ470nF48.6ms9.2A注意最后一行缓启动时间接近50ms峰值冲击电流仍然有9.2A。这说明单纯靠加大RC来压冲击电流是有极限的因为米勒平台区的电流主要由输出电容和PMOS的跨导决定RC只能控制进入米勒平台的时间不能控制米勒平台本身的电流大小。4. 米勒平台效应的抑制手段不止是调RC4.1 栅极分压网络让PMOS缓慢进入导通单纯用RC充电来控制栅极电压问题在于栅极电压的变化曲线是指数型的前期变化快后期变化慢。而米勒平台恰好出现在栅极电压变化较慢的区间导致平台时间被拉长。一个改进方案是使用栅极分压网络。在栅极和源极之间接一个电阻分压器让栅极电压的初始值就接近阈值电压这样RC网络只需要很小的电压变化就能让PMOS进入导通。具体做法是在栅极和源极之间接两个电阻R1和R2R1接源极R2接地栅极接在R1和R2之间。这样栅极的静态电压就是Vcc × R2/(R1R2)。选择R1和R2使得这个电压刚好在PMOS的阈值电压附近然后通过一个电容C1耦合缓启动信号。这种方案的好处是PMOS从截止到导通的栅极电压变化范围很小米勒平台时间短功耗低。缺点是电路复杂一些而且分压电阻会持续消耗电流。4.2 有源米勒钳位给Cgd一条快速放电通路米勒平台的根本原因是Cgd在栅极电压变化时需要充放电而栅极驱动电路的充放电能力有限。如果在栅极和漏极之间加一个有源钳位电路在米勒平台期间给Cgd提供一条低阻抗放电通路就能显著缩短米勒平台时间。具体实现方式是用一颗小NPN三极管基极接栅极集电极接漏极发射极接源极。当栅极电压下降到米勒平台区时三极管导通把Cgd的电荷快速泄放到源极从而打破米勒平台的“锁定”状态。这个方案在高端PMOS驱动中比较常见但需要注意三极管的耐压和开关速度。如果输入电压较高三极管的集电极-发射极耐压必须足够。4.3 分段缓启动用两级RC错开米勒平台另一个思路是把缓启动分成两段。第一段用较大的R和较小的C让PMOS快速通过米勒平台区减少平台停留时间第二段用较小的R和较大的C让PMOS缓慢完成最后的导通。具体电路可以用两个电阻和两个电容通过二极管或者三极管切换。第一段缓启动时栅极通过大电阻R1和小电容C1充电快速越过米勒平台当栅极电压达到一定值后二极管导通切换到小电阻R2和大电容C2继续缓慢充电。这种方案的好处是兼顾了米勒平台功耗和缓启动时间缺点是电路调试比较复杂需要根据具体PMOS型号和输出电容来调整切换点。4.4 选择低Qg、低Cgd的PMOS型号如果电路板空间和成本允许最直接的办法是选一颗低栅极电荷Qg和低米勒电容Cgd的PMOS。这类管子通常采用沟槽栅或屏蔽栅工艺Cgd比传统平面工艺小很多米勒平台效应本身就弱。选型时重点看 datasheet 里的几个参数Qg总栅极电荷、Qgd栅漏电荷也就是米勒电荷、Ciss输入电容、Coss输出电容、Crss反向传输电容就是Cgd。Qgd越小米勒平台越短Ciss越小栅极驱动越容易。我对比过几款常用PMOS的QgdAO3401的Qgd约2.5nCSI2301的Qgd约1.8nC而一颗采用先进工艺的PMOS Qgd可以做到0.5nC以下。在缓启动电路里Qgd的差异直接体现在米勒平台时间和功耗上。5. 实测波形分析从示波器上读出问题5.1 抓取栅极电压和漏极电流的同步波形调试PMOS缓启动电路示波器是最重要的工具。至少需要两个通道一个测栅极电压相对于源极一个测漏极电流。漏极电流可以用电流探头测也可以在漏极回路里串一个小电阻测电阻两端电压。抓波形的时候要注意触发方式。建议用栅极电压的下降沿触发触发 level 设在阈值电压附近。这样能抓到完整的缓启动过程。我通常会把时间轴设在缓启动时间的2到3倍确保能看到从开始到完全导通的全过程。电压轴根据输入电压设置电流轴根据预期冲击电流设置。5.2 识别米勒平台的三个特征在示波器上米勒平台有三个明显特征特征一栅极电压出现平坦区。正常RC充电曲线是指数上升或下降的但米勒平台期间栅极电压几乎不变波形上会出现一段明显的水平线。特征二漏极电流出现尖峰。在米勒平台期间漏极电流会达到一个峰值这个峰值通常远大于稳态负载电流。尖峰的宽度和高度直接反映了米勒平台的严重程度。特征三漏源电压出现拐点。在米勒平台开始和结束时漏源电压的变化率会发生明显变化。平台开始时漏源电压下降速度变慢平台结束时下降速度突然加快。把这三个特征对应起来看就能准确判断米勒平台的位置和持续时间。5.3 从波形反推RC参数是否合理拿到波形之后怎么判断RC参数是否合理我的经验是看三个指标指标一米勒平台时间占总缓启动时间的比例。如果这个比例超过30%说明米勒平台太严重需要调整RC参数或者换管子。理想情况下米勒平台时间应该控制在总缓启动时间的10%到20%。指标二峰值冲击电流与稳态电流的比值。这个比值最好控制在3到5倍以内。如果超过10倍说明缓启动效果不好需要加大R或者Cgs。指标三PMOS的温升。缓启动完成后用手摸或者用热像仪测PMOS表面温度。如果温升超过40°C说明米勒平台功耗太大需要优化。下面是一个实测案例的波形数据记录时间点栅极电压漏极电流漏源电压备注0ms12V0A12V开始缓启动2.1ms4.2V0.1A11.8V进入阈值区3.5ms3.1V2.8A8.5V米勒平台开始6.8ms3.0V5.2A4.2V米勒平台持续8.2ms2.8V3.1A1.5V米勒平台结束12.5ms0.5V0.8A0.2V完全导通从这张表可以看出米勒平台从3.5ms持续到8.2ms共4.7ms占总缓启动时间12.5ms的37.6%。峰值电流5.2A是稳态电流0.8A的6.5倍。这两个指标都偏高说明RC参数需要优化。后来把栅极电阻从47kΩ加大到100kΩ栅源电容从100nF加到220nF重新测试米勒平台时间缩短到2.8ms峰值电流降到3.9A总缓启动时间延长到18.6ms。虽然缓启动时间变长了但米勒平台占比降到15%峰值电流比降到4.9倍PMOS温升也从52°C降到28°C。6. 那些年我踩过的PMOS缓启动坑6.1 坑一忽略输出电容的ESR输出电容的等效串联电阻ESR对缓启动冲击电流有很大影响。ESR越小电容充电时的初始电流越大米勒平台期间的漏极电流也越大。我遇到过一批电容标称220uF但ESR只有5mΩ上电瞬间冲击电流比用ESR 50mΩ的电容大了将近一倍。选输出电容的时候不要只看容量一定要看ESR。如果空间允许可以用多个小容量电容并联既能降低ESR又能分散热量。如果必须用大容量电容建议在电容前面串一个小电阻比如0.1Ω到0.5Ω限制初始充电电流。6.2 坑二栅极电阻功率不够前面提到过栅极电阻在缓启动过程中会消耗功率。我早期用0402封装的10kΩ电阻输入24V算下来功耗57.6mW0402的额定功率是62.5mW理论上够用。但实际测试中电阻表面温度超过了100°C长期运行后阻值漂移导致缓启动时间变化。后来换成0603封装同样阻值功耗余量大了温度降到60°C左右。如果输入电压更高或者栅极电阻更小建议用0805甚至1206封装。电阻的功率降额至少留50%余量不要卡着额定值用。6.3 坑三光耦驱动PMOS时响应速度不匹配有些设计会用光耦来驱动PMOS做高边开关实现电气隔离。但光耦的响应速度通常比较慢尤其是普通线性光耦上升时间和下降时间可能在几十微秒级别。如果缓启动时间要求是毫秒级光耦的响应速度可能成为瓶颈。更麻烦的是光耦的输出端通常是一个光敏三极管它的集电极-发射极饱和电压和漏电流会影响栅极电压的精度。如果光耦的暗电流较大PMOS可能在关断状态下微导通导致输出端有漏电压。我的建议是如果必须用光耦驱动选高速光耦并且在光耦输出端加一个推挽驱动级确保栅极电压的上升和下降速度可控。同时在PMOS栅极和源极之间并一个电阻确保光耦关断时栅极电压能可靠拉高。6.4 坑四防倒灌电路与缓启动电路的冲突PMOS防倒灌电路通常是在输出端和输入端之间反接一颗PMOS或者用PMOS的体二极管来实现。但如果缓启动电路和防倒灌电路共用一颗PMOS可能会出问题。具体来说缓启动要求PMOS缓慢导通而防倒灌要求PMOS在输出端电压高于输入端时快速关断。这两个要求是矛盾的。如果缓启动的RC时间常数太大防倒灌响应就会变慢输出端的反向电流可能已经造成损害了PMOS还没关断。解决方案是分开用两颗PMOS一颗专门做缓启动一颗专门做防倒灌。或者选用带防倒灌功能的缓启动控制器芯片这类芯片内部已经处理好了两者的时序关系。6.5 坑五打嗝式过流保护与缓启动的配合有些PMOS缓启动电路会集成过流保护功能当输出电流超过阈值时PMOS关断然后尝试重新启动形成“打嗝式”保护。但如果缓启动时间太长打嗝周期就会很长负载可能得不到足够的启动时间。我遇到过一个问题负载是一个大电容加一个电机启动电流很大。缓启动电路检测到过流后关断然后重新缓启动但每次缓启动还没完成就又过流了导致电机一直处于“打嗝”状态无法正常启动。后来把过流阈值调高并且把缓启动时间缩短到刚好能让电机启动的程度问题才解决。这个案例说明缓启动参数必须和负载特性匹配不能只看电容大小。7. 一套可复用的PMOS缓启动设计流程7.1 第一步明确输入输出条件和负载特性设计之前先把这几个参数确定下来输入电压范围、输出电容容量和ESR、稳态负载电流、允许的峰值冲击电流、要求的缓启动时间、工作温度范围。这些参数决定了后续所有选型和计算。特别要注意输入电压范围。如果输入电压是变化的比如电池供电从12V到24V那么RC参数需要按最高电压来设计因为高压时冲击电流更大。7.2 第二步选PMOS型号重点看Qgd和Rds(on)选型时优先看Qgd和Rds(on)。Qgd越小米勒平台越短Rds(on)越小稳态功耗越低。但这两个参数通常是矛盾的低Qgd的管子Rds(on)往往偏大。需要根据负载电流来权衡。如果负载电流不大比如1A以内可以优先选低Qgd的管子牺牲一点Rds(on)。如果负载电流较大比如5A以上Rds(on)的优先级要提高否则稳态功耗太高。另外要注意PMOS的耐压。输入电压24VPMOS的Vds耐压至少选40V留够余量。如果输入端有感性负载或者浪涌耐压还要再提高。7.3 第三步初算RC参数留足调整余量按照前面的经验公式初算R和Cgs然后留50%的调整余量。比如算出来R47kΩ实际先用33kΩ测试后再决定是否加大。Cgs算出来100nF实际先用47nF测试后再决定是否加大。PCB设计时栅极电阻和栅源电容的位置要预留多个焊盘方便后期调整。我通常会在栅极电阻位置预留两个并联焊盘一个装电阻一个装电容这样可以通过增减元件来微调RC时间常数。7.4 第四步实测波形重点看米勒平台焊好板子之后先不接负载只接输出电容用示波器抓缓启动波形。重点看米勒平台的时间、峰值电流、以及PMOS温升。如果米勒平台时间超过总缓启动时间的30%或者峰值电流超过稳态电流的10倍就需要调整RC参数。调整的顺序是先加大R再加大Cgs。因为加大R会同时影响缓启动时间和米勒平台时间而加大Cgs主要影响缓启动时间。如果加大R之后米勒平台时间缩短了但缓启动时间不够再加大Cgs。7.5 第五步带载测试验证过流保护和热性能空载测试通过后接上实际负载重复测试。重点看负载启动时的冲击电流和PMOS温升。如果负载是电机或者大电容启动电流可能比空载时大很多需要重新调整RC参数。带载测试时还要验证过流保护功能。故意让输出短路看PMOS是否能可靠关断以及打嗝式保护的周期是否合理。如果过流保护响应太慢PMOS可能在保护动作之前就已经损坏了。8. 几个容易被忽视的细节8.1 栅极走线的寄生电感PCB布局时栅极走线要尽量短、尽量粗。栅极走线的寄生电感会和Cgs形成LC谐振导致栅极电压振荡。如果振荡幅度超过PMOS的阈值电压PMOS可能意外导通。我遇到过一个问题栅极走线走了将近5cm缓启动波形上叠加了明显的振铃频率大概20MHz。后来把栅极走线缩短到1cm以内振铃就消失了。如果实在无法缩短走线可以在栅极串联一个小电阻比如10Ω到100Ω阻尼振荡。8.2 源极电感的负反馈效应PMOS的源极通常接输入电源如果源极走线有寄生电感在漏极电流快速变化时源极电压会波动导致Vgs变化形成负反馈。这个效应在缓启动的米勒平台区尤其明显因为漏极电流变化率较大。减小源极电感的方法是源极走线尽量短并且用多个过孔连接到电源平面。如果PMOS是贴片封装源极焊盘下面多打几个过孔能有效降低源极电感。8.3 温度对阈值电压的影响PMOS的阈值电压Vth有负温度系数温度升高时|Vth|减小。这意味着在高温环境下PMOS更容易导通缓启动时间会缩短冲击电流会增大。如果产品要在宽温范围内工作RC参数需要按最高温度来设计。我做过一个测试同一块板子25°C时缓启动时间12ms峰值电流4.2A85°C时缓启动时间降到8.5ms峰值电流升到6.8A。差异很明显。所以如果产品有高温工作要求建议在高温箱里做缓启动测试根据高温下的波形来调整RC参数。8.4 输入电源的上升时间如果输入电源本身有缓启动功能上升时间比较慢那么PMOS缓启动电路的设计可以简化。因为输入电压上升慢输出电容的充电电流本身就小PMOS的米勒平台功耗也低。但如果输入电源是快速上电的比如直接插拔电源适配器输入电压在几百微秒内从0升到24V那么PMOS缓启动电路就必须独立完成冲击电流的限制。这种情况下RC参数要按最恶劣情况设计。判断输入电源上升时间的方法是用示波器测输入端电压看从10%到90%用了多长时间。如果小于1ms就认为输入是快速上电PMOS缓启动电路需要独立设计。9. 从实际项目中学到的经验做PMOS缓启动电路最深的体会是理论计算只是起点实测波形才是终点。很多问题在公式里看不出来只有把波形抓出来才能看到米勒平台到底有多严重、冲击电流到底有多大、PMOS到底有多热。另一个体会是不要迷信单一手段。加大RC能压冲击电流但会拉长米勒平台时间换低Qgd的管子能缩短米勒平台但可能成本更高加有源钳位能解决问题但电路更复杂。实际设计中往往需要组合使用多种手段在成本、性能、可靠性之间找平衡。最后分享一个实用技巧在PMOS的栅极和源极之间并一颗TVS二极管钳位栅极电压。虽然TVS主要是防静电和浪涌的但在缓启动电路中它也能抑制栅极电压的异常波动保护PMOS不被意外击穿。选TVS时注意钳位电压要低于PMOS的Vgs最大额定值同时高于正常栅极驱动电压。